H.264标准作为新一代视频编码标准，是面向多比特率的视频编码标准，也称JVT/AVC标准，既可用于高码率的HDTV和数字存储系统，也可用于低码率的实时通信系统。在相同的图像质量情况下，H.264比H.263和MPEG一4可以节省20％～50％的码率。就其基本档次而言，编码器的复杂度是H．263的10倍左右。H．264良好的网络亲和性和优异的压缩性能使其成为视频应用的首选，但其巨大的运算量成为许多应用的瓶颈。

FPGA实现FIR滤波器的VHDL程序，quartus开发，有仿真数据和波形，下载到电路板里实测通过

基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog

zai xue xi fpga yao liaojie yi xie suan fa shi hen tou tong ,zhe ge dui chu xuezhe yinggai you bangzhu

文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码，均编译成功附有仿真图，下载后可直接使用，无需修改，代码有注释，真是可信。

低通滤波的FPGA实现，采用modelsim进行仿真 详见博文FPGA学习记录（7）＜modelsim使用小记＞

KECCAK 算法的，SHA-3的算法的一种，速度快，用时少。

0 引言 　　信道化接收机是在并行多通道接收机基础上提出的全概率频分信道化接收机，它克服了多部接收机并行工作、多通道 下变频等方案具有的设备复杂，各通道性能不一致和可靠性差的缺点。数字信道化接收机具备大的瞬时带宽、较高的灵 敏度、大的动态范围，能够检测和处理同时到达的信号、准确的参数测量能力和一定的信号识别能力。直接信道化接收 机的运算量大且输出速率与采样速率相同，实现困难，后续处理的压力很大，高速ADO与慢速信号处理器（FPGA，DSP） 是一个“瓶颈”；基于多相滤波的信道化接收机抽取在滤波之前，运算量小，且输出速率低，便于FPGA实现，这使得在 一片FPGA中实现数字信道化成为可能。本文

杜勇老师编著的 的全部源码例程.

《数字通信同步技术的MATLAB与FPGA实现》以Xilinx公司的FPGA为开发平台，采用MATLAB及VHDL语言为开发工具，详细阐述数字通信同步技术的FPGA实现原理、结构、方法以及仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要包括FPGA实现数字信号处理基础、锁相环技术原理、载波同步、自动频率控制、位同步、帧同步技术的设计与实现等内容。