veterbi卷积码编码解码MATLAB和FPGA实现

卷积码编码解码 veterbi MATLAB

文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码，均编译成功附有仿真图，下载后可直接使用，无需修改，代码有注释，真是可信。

文件下载

评论信息

millay0820 :

试了好多次，m文件没有成功打开，不知道是不是我的matlab有问题
2015-06-09
yatessss :

楼主的代码和我在图书馆借的一本书上是一样的。。。。不过确实可以运行无错可以编码和译码非常不错赞！！
2015-06-02
ginny90 :

初学者有些难度哟，全是代码。不过程序完整，运行没有错误。还是谢谢啦~研究下~
2015-02-25
waimai002 :

东西挺全的，就是有点复杂，研究下~
2015-01-12
wsyhujiannan :

MATLAB用的是软译码，VERILOG用的是硬译码，而且在CERILOG中VITERBI译码的要求会第一和第二位为00，最后两位译码也是00，出错概率太大，应该在开始最大似然估计概率，最后2个判断也
2013-11-21

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明