基于FPGA设计数字时钟(ego1开发板),使用vivado2018.1开发
2021-03-22 22:31:05 19.97MB verilog
1
数字逻辑之数字时钟课程设计 设计要求 1、设计一个能显示日期、小时、分钟、秒的数字电子钟,并具有整点报时的功能。  2、可手动校正时、分时间和日期值,时间以24小时为一个周期,有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 3、计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时; 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号由晶振电路产生1HZ标准的信号,分、秒为六十进制计数器,时为二十四进制计数器。
2021-03-21 00:41:14 38KB 数字逻辑
1
基于51单片机实现可调数字时钟
1
里面囊括了数值电路课程设计常见的几个课题,包括抢答器、数字时钟、交通灯、数字频率计。设计过程比较详细,希望能够给你一些帮助
1
数字逻辑数字时钟.DSN
2021-03-18 18:01:49 100KB 课程设计
1
14,TFTLCD触摸屏实验--多功能数字时钟.rar
2021-03-13 22:08:53 189KB 单片机
1
单片机数字时钟论文资料.
2021-03-13 16:06:41 167KB 单片机数字时钟论文资料.
多功能数字时钟设计资料.
2021-03-13 15:03:04 91KB 多功能数字时钟设计资料.
基于汇编语言的数字时钟
2021-03-13 15:03:03 131KB 基于汇编语言的数字时钟
在proteus中用74160、7449、七段数码管设计的同步时钟电路,显示从00:00:00到23:59:59,然后跳转,重新计时
2021-03-12 19:37:35 110KB proteus 数字时钟 74160 同步计数
1