结合末制导雷达讨论其电机控制、二阶伺服系统性能和PID校正算法,利用VHDL语言设计,实现基于FPGA的方位步进电机开环定位控制和俯仰直流电机闭环速度控制的伺服系统。结合实际应用中遇到的问题,提出了基于“反馈控制”理论的有效的补偿算法,该算法提高了伺服系统的稳定性、快速性和精度。
2023-07-16 18:20:48 2.23MB FPGA 伺服系统
1
数字图像处理和信号处理的FPGA代码的实现,里面有Verilog和VHDL语言两个版本
2023-07-15 20:37:03 595KB FPGA代码
1
基于yolov3tiny 的FPGA 逻辑实现,在ZYNQ7100上完全验证,纯RTL资源,可移植,可验证,可仿真。 如有需要可通过csdn直接私信账号HQMI_@126.com 或者 咸鱼账号 “廿九猫猫”私信我都可以,收到后会第一时间回复。
2023-07-09 23:37:14 93KB fpga开发
1
AD9747 verilog代码
2023-07-07 11:38:55 885B FPGA VERILOG AD9747
1
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明,用于指导JESD204B使用、调试和问题排查。
2023-07-07 11:25:29 14.4MB fpga jesd204b ad9009
1
结合实际项目的开发经验,详细讲解了基于Xilinx Microblaze软核开发的整个流程,包括硬件平台搭建、软件平台开发、嵌入式操作系统的加载以及用非易失性存储设备对FPGA进行上电配置等内容。利用FPGA软核进行嵌入式系统开发,将得到越来越多的关注和应用。
2023-07-07 10:38:41 298KB FPGA
1
Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集合。MicroBlaze处理器运行在150MHz时钟下,可提供125 D-MIPS的性能,非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。 1 MicroBlaze的体系结构       MicroBlaze 是基于Xilinx公司FPGA的微处理器IP核,和其它外设IP核一起,可以完成可编程系统芯片(SOPC)的设计。MicroBlaze 处理器采用RISC架构和哈佛结构的32位指令和数据总线,可以全速执行存储在片上存储器和外部存储器中的程序,并和其它外设IP核一起,可
1
包含有FPGA的基本教程,还包含有主流的两家FPGA厂商的IDE使用教程。 压缩包内包含有五个文件:《FPGA高级时序综合教程》《FPGA那些事儿--TimeQuest静态时序分析REV7.0》《FPGA时序约束方法》《ise教程》《qts_qii5v3》
2023-07-06 11:57:46 20.58MB FPGA
1
实验要求:1、用VerilogHDL语言设计一个变速流水灯,输入按键1,LED以1Hz速度循环奇数流水;输入按键2时以2Hz逆度循环偶数流水。  2、用QuartusII 软件进行编译,仿真,下载到实验平台进行验证。 文档中给出了代码以及仿真结果等。
2023-07-04 22:44:53 245KB FPGA 实验
1
1.里面为HDLBits的答案,包含个人的理解以及部分大佬的学习理解。 2.题目已经全部翻译成中文,附上图观看方便 3.文件类型为markdown文件
2023-07-04 19:11:26 145KB verilog fpga
1