搜索【ddr3】的结果

JESD标准规范（DDR3&DDR4标准规范）

压缩文件中包含了JESD标准规范中的JESD79-3F（DDR3标准规范）和JESD79-4A（DDR4标准规范），对于深入了解DDR3和DDR4有一定参考价值。

2019-12-21 22:14:57 6.5MB DDR3&DDR4

1

DDR3实例 allegro

DDR3布线实例参考 allegro文件。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

2019-12-21 21:33:08 979KB DDR3实例 allegro

1

ddr3原理图和PCB（allegro）

ddr3的参考设计，pcb是allegro格式（.dra)

2019-12-21 21:18:08 2.2MB DDR3

1

xilinx 7Series memory interface Generator 说明书

xilinx 7Series memory interface Generator 说明书，非常详细的。

2019-12-21 21:17:51 18.95MB Xilinx DDR3，DDR2

1

JESD79-3F.pdf

DDR3 最新协议

2019-12-21 21:13:40 5.6MB DDR3协议

1

三星K4B4G1646E.PDF

DS_K4B4G1646E-BC_Rev101-0

2019-12-21 20:57:38 1.73MB 三星DDR3

1

黑金ax7101和7102 DDR3读写测试仿真例程及代码

提供AX7101和7102 官方DDR3读写测试仿真例程实验指导，内含代码，包括IP核配置，管脚约束文件等，讲解详细，已下板测试成功，适合DDR3初学者了解和深入学习。

2019-12-21 20:52:07 89.07MB DDR3 读写测试 仿真例程 ddr3

1

xilinx fpga ddr3数据读写工程

该资源为ddr3数据读写代码工程，由vivado2018.2编写。低版本的软件请参考附带的教程，自行配置ip核。开发板为ax7035，芯片为xc7a35tfgg484，ddr3芯片为16bit位宽，直接上板使用，其他芯片需更改相关输入输出管脚。module文件代码量少，适合初学者了解ddr3的读写操作。

2019-12-21 20:42:35 71.73MB fpga verilog ddr3 vivado

1

ddr3协议规范

ddr3的协议规范，英文版，ddr3的标准协议

2019-12-21 20:42:29 5.6MB ddr3

1

FPGA（XILINX） DDR3 内存条读写测试仿真通过（VIVADO 2015.2）

2019-12-21 20:34:16 36.56MB Verilog FPGA DDR3

1

个人信息

热门下载

最新下载

其他资源