适合华中师范大学电科同学使用 本实验要求完成的任务是通过编程实现对 16X16 点阵的控制。
1
适合华中师范大学电科学生 本实验要完成任务就是设计一个简单的交通灯控制器,交通灯显示用实验箱 的交通灯模块和七段码管中的任意两个来显示。系统时钟选择时钟模块的 1KHz 时钟,黄灯闪烁时钟要求为 2Hz,七段码管的时间显示为 1Hz 脉冲,即每 1s 中递 减一次,在显示时间小于 3 秒的时候,通车方向的黄灯以 2Hz 的频率闪烁。系统 中用 S1 按键进行复位。
2021-07-22 20:03:34 2.25MB VHDL 华中师大VHDL 交通灯控制电路
1
这是十进制计数器,当设计文件加载到目标器件后,将数字信号源的时钟 选择为 1HZ,使拨动开关 K1 置为高电平(使拨动开关向上),四位 LED 会按照实验 原理中依次被点亮,当加法器加到 9 时,LED12(进位信号)被点亮。当复位键(按 键开关的 S1 键)按下后,计数被清零。如果拨动开关 K1 置为低电平(拨动开关向 下)则加法器不工作。
2021-06-25 15:02:30 398KB vhdl fpga/cpld
1
VHDL实验报告——8-3优先编码器 这是用来写实验报告的 可以算是借鉴。
2021-06-19 19:13:34 143KB 8-3编码器
1
适用于本科生,小白。内容包括门电路、计数器、加法器、数据选择器、数码管、译码器、AD、DA、状态机
2021-06-15 20:02:45 7.75MB VHDL QUARTUS2 实验报告 程序
1
里面有详细的实验准备、实验内容步骤、实验程序分析、实验结果等.
2021-06-07 19:46:36 1.77MB vhdl fpga 交通灯控制 vhdl实验
1
当设计文件加载到目标器件后,将数字信号源模块的 时钟选择为 1KHZ,拨动四位拨动开关,使其为一个数值,则八个数码管均显示拨动 开关所表示的十六进制的值。
2021-05-26 18:13:46 408KB vhdl fpga/cpld
1
基于 VHDL 格雷码编码器的设计
2021-05-17 20:15:11 409KB vhdl fpga/cpld
1
VHDL实验和一些源代码,包含图片和程序,实验报告是用英语写的
2021-05-14 09:36:49 5KB VHDL 实验 源代码
1
此文档有管eda的实验技术,等很多同学需要的内容
2021-05-09 17:44:15 843KB EDA 答案
1