该代码实用Verilog实现UART功能,为Xilinx公司的设计实例。
2020-01-12 03:14:05 10KB Uart FPGA Verilog
1
基于verilog的串口通信协议,包括工程文件及仿真文件,已经测试通过。仿真平台为quartus,具体使用见我博文
2019-12-21 22:14:29 1.46MB verilog uart FPGA
1
使用verilog实现基于FPGA的串口收发模块,可在模块内部更改波特率,收发通道独立
2019-12-21 20:36:55 3KB UART FPGA Verilog
1
基于FPGA的UART设计,每个模块都有详细的描写。
2019-12-21 19:22:20 1.26MB UART FPGA
1
FPGA实现UART协议,用system Verilog写的,可以把端口和信号的logic改成对应的reg,wire即可移植成功。
2019-12-21 18:48:30 6KB uart FPGA
1