大部分的ESD电流来自电路外部,因此ESD保护电路一般设计在PAD旁,I/O电路内部。典型的I/O电路由输出驱动和输入接收器两部分组成。ESD 通过PAD导入芯片内部,因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路,将ESD电流引入电压线,再由电压线分布到芯片各个管脚,降低ESD的影响。
2024-01-14 23:56:17 96KB CMOS 电路设计 电路原理图
1
Design of Analog CMOS Integrated Circuits Design of Analog CMOS Integrated Circuits Design of Analog CMOS Integrated Circuits
2023-11-19 16:53:21 41.77MB Design Analog CMOS Integrated
1
The Design of CMOS Radio-Frequency Integrated Circuits, Second Edition
2023-09-15 04:42:17 13.01MB CMOS RF IC
1
半导体process工艺每一步详细流程以及图示,能直观的了解实际制作工艺步骤
2023-08-01 14:05:24 1.97MB 半导体 process CMOS 制造工艺
1
模拟CMOS集成电路设计, 毕查德.拉扎维,模拟集成电路设计的经典教材
2023-06-19 10:39:50 16.01MB 模拟CMOS
1
CMOS模拟集成电路设计第二版习题答案,ALLEN编的
2023-05-13 16:17:53 4.95MB CMOS 答案 ALLEN
1
PIC16F882/883/884/886/887设备包含在本数据表中。PIC16F882/883/886设备有28针PDIP、SOIC、SSOP和QFN封装。PIC16F884/887有40针PDIP和44针QFN和TQFP封装。图1-1显示PIC16F882/883/886设备的框图,图1-2显示PIC16F884/887设备。表1-1和表1-2显示了相应的引脚说明。
2023-04-27 20:53:00 3.87MB PICCMOS微控制器
1
本节通过一个 5.5GHz 低噪声放大器来讨论利用 Cadence IC 来进行低噪声放 大器原理图设计、仿真参数设置、版图绘制等基本方法和流程。 低噪声放大器的设计指标如下:  频率: 5.5GHz  增益: >15dB  噪声系数: <1.5dB  电压: 1.2V 本例选用 65nm CMOS 工艺来设计。
2023-04-08 13:53:04 3.15MB cadence LNA
1
从调整电路结构着手,介绍了一种可变输出电压的基准源。这种基准电压能够在保持相对较小的电源电压和温度敏感度的情况下实现可调输出电压。
2023-04-07 20:23:23 349KB 电源管理
1
一种恒定跨导轨到轨CMOS运算放大器的设计,罗刚,,设计了一种低压、恒定跨导的轨到轨CMOS运算放大器。通过输入信号的共模电平控制两个差分输入级的尾电流源来稳定跨导,输出级采用AB
2023-04-07 16:07:02 413KB 轨到轨
1