搜索【IP核实现】的结果

Verilog利用IP核实现定点转浮点运算

Verilog利用IP核实现定点转浮点运算，quartus直接调用ip，内附有modulesim仿真测试模块，testbench文件和仿真波形

2019-12-24 03:33:00 3.12MB Verilog IP核

1

FPGA数字信号处理（四）Quartus FIR IP核实现

调用Quartus的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

2019-12-21 19:45:28 2.36MB FPGA FIR Quartus IP

1

FPGA数字信号处理（五）Vivado FIR IP核实现

调用Vivado的FIR Compiler IP核完成FIR滤波，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner

2019-12-21 19:45:28 7.14MB FPGA Vivado FIR Verilog

1