搜索【3位计数】的结果

verilog编写的0-15计数器

2021-10-21 19:09:00 325B 16位计数器 verilog

1

FPGA课程设计基于RAM的十口8位计数器.doc

FPGA课程设计基于RAM的十口8位计数器

2021-07-09 14:02:36 534KB FPGA课程设计基于RAM的十口

模为十的计数器(verilog HDL)

无reset，无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助

2021-06-23 15:06:39 268B 计数器 verilog HDL 10位计数器

1

Quartus ii与verilog实现8位计数器，Modelsim仿真

Quartus ii 13.0 与 Verilog实现8位计数器，Modelsim仿真，有testbench。

2021-06-09 23:31:06 2.92MB quartus ii verilog 计数器

1

verilog4位计数器

这是使用verilog写的4位计数器，适用于初学者，程序可根据实际需要进行修改

2021-04-01 14:44:34 930KB 。

1

INT0中断3位计数.zip

INT0中断3位计数，仿真实例，现成调用封装使用，可运行的仿真电路图和调好的程序，开箱即用。适用于教学案例、毕业设计、电子设计比赛、出书项目实例，实际设计、个人DIY参考。已调试好，proteus直接可以运行看效果

2021-03-23 22:06:49 73KB INT0中断 3位计数 仿真实例 教学案例

INT1中断5位计数.zip

INT1中断5位计数，仿真实例，现成调用封装使用，可运行的仿真电路图和调好的程序，开箱即用。适用于教学案例、毕业设计、电子设计比赛、出书项目实例，实际设计、个人DIY参考。已调试好，proteus直接可以运行看效果

2021-03-23 22:06:49 79KB INT1中断5位计数 仿真实例 教学案例 电子设计比赛

Verilog实现16位计数器

Verilog实现16位计数器(自增\自减\增减三种模式)

2020-01-03 11:28:48 33KB Verilog

1

异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形，已经测试过了，已经测试过了，欢迎下载，收取大家2个财富值，希望大家多多包涵，自己的csdn账号也没有财富值了。

2020-01-03 11:22:28 336KB Verilog 4位计数器 testbench

1

同步复位十位计数器verilog HDL语言程序以及仿真文件下载

2019-12-21 20:15:31 167KB 10位计数器 verilog HDL 同步复位

1