搜索【单精度浮点】的结果

Labview2013编写，十六进制数转换为单精度浮点数

在十六进制数和单精度浮点数之间转换，转换非常简单，容易上手，一般人想不到的方法，符合IEEE754协议。

2021-07-19 10:34:05 8KB LabVIEW2013 IEEE754 十六进制 浮点

1

FPGA中单精度浮点乘法器的实现.pdf

2021-07-13 15:12:32 701KB FPGA 硬件技术 硬件开发 参考文献

改进的Booth算法单精度浮点乘法器源码

Verilog源代码，自带testbench，可以直接综合，或者自己testbench部分拆出来改一下用Quartus或者啥的直接综合，用了改进的Booth算法，但是没有对加法器进行优化，所以关键路径时间比较长，懒得改

2021-06-14 17:33:50 8KB verilog quartus booth算法

1

单精度浮点数与十六进制转换_C语言程序

单精度浮点数与十六进制转换_C语言程序__单片机也可用

2021-05-30 16:42:28 2KB 浮点数 十六进制 转换

1

VHDL 32bit单精度浮点数加减法

VHDL 32bit单精度浮点数加减法，IEEE754单精度浮点数标准！

2021-05-25 10:24:12 5.99MB VHDL 32bit单精度浮点数加减法

1

IEEE754乘法器.cpp

符合IEEE754标准的单精度除法器。采用C++编写，在code runner调试通过。

2021-05-07 15:03:30 3KB IEEE754 单精度浮点数计算器

1

IEEE754除法器.cpp

基于IEEE754标准的浮点数除法器，核心算法是取倒数相乘。

2021-05-07 15:03:30 3KB 牛顿迭代法 单精度浮点数除法

1

读写位软元件读写字地址读写双字地址读写单精度浮点数读写ASCII **使用前先看说明文档**

2021-04-12 15:03:04 23.66MB C#读取三菱PLC MXComponent 三菱PLC C#

32-bit-Floating-Point-ALU:单精度浮点加法系统-源码

32位浮点ALU 32位浮点单元，用于执行加法和减法。

2021-04-05 18:54:38 4KB VHDL

1

Verilog HDL实现单精度浮点乘法器

舍入过程中可以使用直接choping和就近舍入，考虑可就近舍入过程中引起尾码加一导致阶码增加的情况。已通过Quartus_ii\Modelsim的联合仿真。

2021-03-24 14:18:36 7.18MB VerilogHDL 浮点乘法器 Modelsim Quartus_ii

1