全志H3 DDr3 EMMC WIFI开发板ALTIUM设计硬件原理图PCB(4层)+3d集成封装库,硬件4层板设计,ALTIUM设计的工程文件,包括完整的原理图和PCB文件,可以做为你的设计参考。 集成库型号列表: Library Component Count : 30 Name Description ---------------------------------------------------------------------------------------------------- 1_1.5KE100A_Dup1 ANT IPEX AP2127K-ADJTRG1 STO23-5 AP6212 QFN44P_120X120 Banana_CPU CAP Capacitor CON3 Cap Pol1 Polarized Capacitor (Radial) DDR3-FBGA96 DIODE Diode DIP40-254 DIP40-254 DOG ESD_RClamp0524PA FPC-24 HDMI miniHDMI-19P-SMD INDUCTOR_1 JPO4 KEY-2PIN LED NMOS_0 PMOS_0 RES1 R_P4 22R-1% SY8008B-AAC SY8113BADC TF08F-1113A1-XXXB-SNRmicrosd-1113a1 T_POINT_R USB XTAL-2P XTAL-4P
K4B2G1646Q_128MX16
2021-03-15 22:00:57 1.72MB DDRDATASHEET DATASHEET DDR3 128MX16
1
MICRO-USB MICRO SD卡座 HDMI DDR3 按键ALTIUM 集成库(原理图库+3D PCB库),.IntLib后缀文件,拆分后文件为PcbLib+SchLib格式,Altium Designer原理图库+PCB封装库,已验证使用,可以直接应用到你的项目开发。 Library Component Count : 30 Name Description ---------------------------------------------------------------------------------------------------- 1_1.5KE100A_Dup1 ANT IPEX AP2127K-ADJTRG1 STO23-5 AP6212 QFN44P_120X120 Banana_CPU CAP Capacitor CON3 Cap Pol1 Polarized Capacitor (Radial) DDR3-FBGA96 DIODE Diode DIP40-254 DIP40-254 DOG ESD_RClamp0524PA FPC-24 HDMI miniHDMI-19P-SMD INDUCTOR_1 JPO4 KEY-2PIN LED NMOS_0 PMOS_0 RES1 R_P4 22R-1% SY8008B-AAC SY8113BADC TF08F-1113A1-XXXB-SNRmicrosd-1113a1 T_POINT_R USB XTAL-2P XTAL-4P
DDR3的工作原理.pdf
2021-03-13 21:01:47 2.17MB DDR3
1
FPGA编码中,ISE使用DDR3的IP核时,常见编译错误及处理方式。有如下的错误:ERROR:ngdbuild:770、ERROR:ngdbuild:924、ERROR:ngdbuild:455、ERROR:bitgen:342、ERROR:LIT:693、ERROR:place:1500
2021-03-10 17:12:41 144KB FPGA verilog DDR3 ERROR
1
自用的Genesys2开发板DDR3引脚约束文件.ucf文件,根据官方文档自用的配置文件
2021-03-07 19:03:49 3.42MB Genesys2 Genesys2DDR3 .ucf
1
飞思卡尔IMX6Q四核SABRESDB+SABRESDP原厂开发板Cadence原理图PCB BOM硬件设计文件,还有包括DDR测试工具,ddr_stress_tester_v2.60,iomux_tool_v3.4.0.3,mfgtool工具,i.MX 6DualPlus6QuadPlus 用户应用手册等资料
FPGA XC6SLX16 DDR3开发板PDF原理图+XILINX逻辑例程+开发板文档资料,,包括LED,Key,CP2102_UART ddr3,ADV7123等FPGA逻辑例程工程文件,开发板资料及相关主要器件技术手册等。
Artix-7_XC7A35T-DDR3开发板资料硬件参考设计
2021-02-25 16:05:35 8.56MB fpga
1
详细介绍了赛灵思的DDR3的IP核的使用,包括各种信号的含义,以及时序说明。 7Series FPGAs Memory Interface Solutions v1.7 User Guide UG586 October 16, 2012
2021-02-24 09:53:37 15.33MB DDR3 MIG
1