### FANUC OIA/B/C PMC 密码查看方法详解 #### 一、背景介绍 在数控机床领域，FANUC系统因其卓越的性能而被广泛应用于各种工业场景。其中，PMC ( Programmable Machine Controller ) 是FANUC系统中一个重要的组成部分，用于控制机床的各种功能。然而，为了保护系统的安全性和知识产权，FANUC对PMC程序进行了加密处理。本文旨在介绍一种用于FANUC 16B/C、18B/C、21B以及I系列PMC密码的读取方法，仅供学习和交流使用。 #### 二、基础知识 在了解具体的解密步骤之前，我们首先需要对一些基本概念有所了解： 1. **PMC**：即Programmable Machine Controller，是FANUC系统中用于控制机床运动、逻辑控制等功能的控制器。 2. **梯形图**：是PMC编程的一种常用图形化语言，类似于PLC编程中的梯形图语言。 3. **加密程序**：指通过特定算法对PMC程序进行加密处理，防止未经授权的访问和修改。 4. **可改写密码与可显示密码**：这两种密码分别用于不同场景下的权限管理。 #### 三、解密步骤 ##### 1. 备份PMC程序 - **新系统**：对于0iB/C、16/18/21iA、16/18/21iB等新系统，可以通过CF卡从机床上直接备份PMC程序。具体操作流程可以参考FANUC官方提供的技术手册。 - **老系统**：对于16/18/21/B、16/18C等老系统，则需要使用FAPT-III软件从机床上传输PMC程序。需要注意的是，在传输结束后不要进行编译操作，并且找到存储路径下的“MCARD”文件（大小约为129KB）进行保存。 ##### 2. 使用二进制阅读工具 接下来，需要使用能够读取二进制文件的软件打开“MCARD”文件。 ##### 3. 计算密码 根据文中提到的方法，我们可以按以下步骤计算密码： 1. **确定密码长度**：首先需要确定密码的具体长度。可以通过比较0000031eh和00000340h两个地址处的值来确定。例如，如果这两个地址处的值完全相同，则说明密码长度为0；如果存在差异，则需要进一步分析这些差异，从而确定密码的位数。 2. **判断加密字节与BF值的关系**： - 如果加密字节的值比BF值大，则采用特定的逻辑异或运算得到密码字符。 - 如果加密字节的值小于等于BF值，则直接采用逻辑异或运算，并将结果转换为十进制数值作为密码字符。 3. **处理加密字节**： - 对于大于BF值的情况，需要进行两次逻辑异或运算。第一次运算的结果再与数字1进行异或运算，最终得到的值在字母表中对应的位置即为相应的密码字符。 #### 四、注意事项 1. **使用目的**：上述方法仅供学习和技术交流使用，不得用于非法目的。 2. **尊重知识产权**：请尊重原梯形图的知识产权，这是他人的劳动成果。 3. **谨慎操作**：如果尝试上述方法未能成功解密，请保持冷静，不要责怪提供方法的人。 4. **分享经验**：如果您从这些规则中发现了更加高效的方法，请分享给大家，以便更多人受益。 通过上述步骤，我们可以有效地读取FANUC OIA/B/C PMC的密码。值得注意的是，在实际操作过程中应谨慎行事，确保遵循所有相关的法律法规。

内涵段子等笑话网站系统源码，主要是基于ThinkPHP框架开发仿糗事百科笑话系统PHP源码，包含6套PC端模板，主要仿快乐麻花、臭事百科、内涵段子笑话网站的模板，后台可以一键切换模板，该系统主要包含PC端系统、wap手机端、积分商城、QQ/微博发登录。

资源下载链接为： https://pan.quark.cn/s/f989b9092fc5 Zuken CR5000软件入门教程旨在为初学者提供关于该软件的基础知识，帮助用户对软件形成全面的初步认识。Zuken CR5000是一款功能强大的电子设计自动化（EDA）软件，广泛应用于电子电路设计领域。入门教程会涵盖软件的安装与启动、界面布局与操作方式、基本工具的使用等内容。通过学习，用户可以了解软件的主要功能模块，如原理图设计、PCB设计、仿真分析等，以及它们之间的关联和协同工作方式。教程还会介绍一些常见的设计流程和操作技巧，使用户能够快速上手并进行简单的电路设计项目。掌握这些基础知识后，用户将为进一步深入学习和应用Zuken CR5000软件奠定坚实的基础，从而在电子电路设计工作中更加得心应手。

CPLD（Complex Programmable Logic Device）是一种可编程逻辑器件，它允许用户通过配置存储器来定义其内部逻辑功能。在线烧录软件是CPLD开发过程中不可或缺的一部分，主要用于将设计好的电路配置文件加载到CPLD器件中，实现硬件功能的定制。本软件专为CPLD编程设计，与FPGA（Field-Programmable Gate Array）编程软件配合使用，提供便捷的烧录服务。 FPGA是一种高度灵活的集成电路，它的内部结构由一系列可编程的逻辑单元和连线资源组成，可以通过编程来实现各种数字电路功能。在FPGA开发中，通常需要先用硬件描述语言（如VHDL或Verilog）编写代码，然后通过综合、布局布线等步骤生成配置文件，最后利用烧录软件将这个配置文件下载到FPGA或CPLD中。 CPLD烧录软件通常具备以下关键功能： 1. **配置文件管理**：软件能读取并管理VHDL或Verilog等硬件描述语言编写的源代码，经过编译和综合后生成相应的配置文件。 2. **设备识别与通信**：软件能识别连接的CPLD设备，并通过合适的接口（如JTAG或SPI）与设备建立通信，进行数据传输。 3. **烧录操作**：在确保设备正确连接和通信无误后，软件会执行烧录操作，将配置文件加载到CPLD的配置存储器中。 4. **错误检测与诊断**：在烧录过程中，软件会实时监测并报告可能出现的错误，如通信错误、文件格式不匹配等问题，帮助开发者快速定位问题。 5. **调试工具**：一些高级的烧录软件还提供了在线调试功能，允许用户在运行过程中查看和修改CPLD的状态，这对于电路调试和优化非常有帮助。 6. **版本控制**：软件可能支持版本控制，方便用户保存和回溯不同版本的配置，便于项目管理和协同开发。 7. **兼容性**：与多种CPLD和FPGA厂商的产品兼容，例如Lattice、Xilinx、Altera等，确保用户可以自由选择合适的硬件平台。 "**CPLDDN5**"可能是这款软件的特定版本或者是该软件的一个组件或者附件，具体的功能和用途可能需要查看软件的文档或进行实际操作才能明确。在使用过程中，确保遵循软件的安装指南，正确连接CPLD设备，并遵循安全操作规程，以防止对硬件造成损坏。同时，及时更新软件和驱动程序，以获得最新的特性和修复已知问题。

面试是求职过程中的重要环节，对于求职者来说，掌握一定的面试技巧和注意事项是取得成功的关键。在面试中保持谦虚谨慎的态度是非常重要的。求职者应该表现出对专业知识的尊重和对面试官的礼貌，当遇到自己不懂的问题时，应该虚心请教或直接承认自己的不足。此外，机智应变也是面试中必不可少的技巧，求职者需要根据面试的具体情况，比如面试类型的不同，灵活调整自己的应对策略。在面试过程中，可能会遇到一些尴尬场面，如何妥善处理这些问题，也是求职者需要提前准备和练习的。 扬长避短是面试中的另一个重要技巧。求职者应该学会突出自己的优势，同时也要恰当处理自己的不足之处。在回答面试官的问题时，可以巧妙地展示自己的长处，用合适的方式解释自己的短板。此外，显示自己的潜能也是面试中的关键点。求职者应该抓住一切机会，通过一些小细节巧妙地展示自己的潜力，比如可以自然地提及自己正在学习的其他技能，或者在回答问题时间接展示自己的某些能力。 为了在面试中更好地展示自己，求职者还应该学会如何消除紧张感。保持一颗平常心，不要把面试的结果看得过于重要，这对缓解紧张情绪很有帮助。同时，面试前的充分准备也是减轻紧张的有效方法。除了知识和技能的准备，还要对面试的流程和礼仪有所了解。另外，增强自信心也是克服紧张的有效手段。面试时，求职者应该坚定地看着主考官，用余光关注周围环境，这样既能增强自信，又能有效缓解紧张感。 在面试过程中，求职者还应该注意不要过度关注面试结果，而应该将注意力集中在与考官的交流和问题的回答上。同时，不要将考官视为过于神秘的人物，这样的认识有助于放松心情。另外，多参与模拟面试的练习，可以帮助求职者提前适应面试场景，从而减少面试时的紧张情绪。 面试技巧和注意事项主要包括保持谦虚谨慎，机智应变，扬长避短，显示潜能，消除紧张感等方面。求职者在面试前需要进行充分的准备，了解面试的类型和流程，并通过模拟面试等方式来提高自己的应对能力和自信心，从而在真正的面试中能够更好地展示自己的才华，给面试官留下良好印象。最终，通过这些准备和技巧，求职者可以增加自己在面试中的成功几率。

《深入理解net-snmp-5.7.3：源码编译与安装指南》 net-snmp是一款功能强大的网络管理软件套件，主要用于网络设备的监控、管理和数据收集。其5.7.3版本提供了丰富的功能和改进，适用于各种网络环境。在本文中，我们将深入探讨net-snmp-5.7.3的源码包特性，以及如何利用内附的编译工具进行安装。 一、net-snmp-5.7.3的特点与功能 1. **SNMP协议支持**：net-snmp实现了SNMP（简单网络管理协议）的所有版本，包括v1、v2c和v3，确保对不同设备和网络环境的兼容性。 2. **多平台支持**：net-snmp可在多种操作系统上运行，包括Linux、Windows、Unix等，具有广泛的适用性。 3. **扩展性**：通过MIB（管理信息库）文件，用户可以自定义管理对象，扩展监控范围。 4. **命令行工具**：提供snmpwalk、snmpget等实用工具，便于网络管理人员进行日常维护和故障排查。 5. **安全增强**：SNMPv3引入了认证和加密机制，net-snmp-5.7.3支持这些特性，增强了网络管理的安全性。 二、安装流程 1. **解压源码包**：你需要将`net-snmp-5.7.3.tar.gz`文件解压到一个合适的目录，使用`tar -zxvf net-snmp-5.7.3.tar.gz`命令。 2. **获取依赖**：在编译net-snmp之前，确认系统已安装必要的依赖，如GCC编译器。如果未安装，可以使用`rpm -ivh gcc-*.rpm`安装内附的gcc编译工具。 3. **配置环境**：进入解压后的目录，使用`./configure`命令来配置编译选项，根据实际需求调整，例如`./configure --prefix=/usr/local/net-snmp`指定安装路径。 4. **编译源码**：配置完成后，使用`make`命令进行编译，这一步将生成可执行文件和库文件。 5. **安装软件**：使用`sudo make install`将编译好的程序和库安装到系统中。 6. **配置与启动**：安装完毕后，可能需要根据系统和服务需求配置SNMP服务，并启动服务，如`sudo systemctl start snmpd`。 三、安装注意事项 1. **权限设置**：安装过程中可能需要root权限，确保在执行`make install`时使用sudo或以root用户身份操作。 2. **安全配置**：在生产环境中，应谨慎配置SNMPv3的安全参数，避免因默认设置导致的安全风险。 3. **自定义MIBs**：如果你需要监控特定的网络设备或服务，可能需要添加自定义MIB文件。 4. **日志监控**：配置日志记录，以便于跟踪和分析SNMP操作，帮助诊断问题。 通过以上步骤，你就可以成功地在你的系统中安装并运行net-snmp-5.7.3了。这个过程不仅锻炼了你的Linux操作技能，也让你更好地理解了网络管理和监控的底层机制。在实际使用中，net-snmp的灵活性和强大功能将为你提供宝贵的网络管理支持。

### 浅谈FPGA/CPLD的复位电路设计 #### 摘要 本文将深入探讨FPGA/CPLD中的复位电路设计问题。复位电路是集成电路设计中的一个重要组成部分，它确保了系统能够在启动时处于一个已知的稳定状态。文章首先介绍了复位的基本概念，接着详细分析了异步复位与同步复位的区别及其对电路性能的影响，并给出了针对FPGA和CPLD的内部自复位设计方案。 #### 1. 定义 复位信号是一种脉冲信号，其功能是将电路中的寄存器初始化为预设状态。为了确保复位信号的有效性，脉冲的有效时间长度需要大于信号到达寄存器的最大延迟时间。这有助于保证复位操作的可靠性。 #### 2. 分类及不同复位设计的影响 根据信号处理方式的不同，复位可以分为两种类型：异步复位和同步复位。 - **异步复位**：复位信号不受时钟信号的控制，电路对复位信号非常敏感，任何干扰都可能导致复位操作发生。这种类型的复位容易受到噪声的影响，特别是在PCB布局设计时，需要特别注意复位信号线的布线，以防信号干扰导致的误复位。 - **同步复位**：电路只有在时钟信号的有效边沿才会对复位信号做出响应。即使复位信号受到干扰，只要干扰不在时钟边沿附近发生，电路就不会被异常复位。这种方式提高了系统的抗干扰能力，降低了误操作的可能性。 在FPGA/CPLD设计中，如果复位信号是由组合逻辑产生的，则可能会因为组合逻辑的竞争冒险而产生毛刺，导致异步复位的电路误触发。为了避免这种情况，可以通过同步化复位信号来减少误操作的风险。具体做法是设计一个复位模块，该模块接收原始的复位信号，并生成一个新的同步化的复位信号，供其他模块使用。 #### 3. FPGA内部自复位方法 在FPGA设计中，内部自复位信号是一种在器件上电后仅产生一次的信号，随后保持无效直至器件掉电。由于FPGA内部寄存器的上电状态是不确定的，因此不适合直接用于产生复位信号。然而，大多数FPGA都集成了RAM资源，这些RAM可以在上电配置后被初始化为特定值。基于此特性，可以通过以下步骤设计一个可靠的内部自复位信号： 1. **配置RAM**：配置一个1位数据长度、n位地址长度的单口RAM，并将所有数据位初始化为1。 2. **设计读写模块**：创建一个读写模块，该模块包含一个n位的读指针(rp)和一个n位的写指针(wp)。rp在每个时钟周期将其值赋予wp后自增，从而始终保持rp领先于wp。将RAM的输出数据作为复位信号，RAM的输入数据固定为0。通过这种方式，RAM的数据从全1逐渐变为全0，实现了复位脉冲信号的生成。 - **脉冲宽度控制**：通过调整地址长度n或时钟频率，可以精确控制复位脉冲的宽度。 #### 4. CPLD内部自复位方法 与FPGA不同，CPLD内部通常不包含RAM资源，因此不能直接利用RAM来生成内部复位信号。不过，可以设计一个有限状态机(FSM)来实现内部自复位。这种方法虽然存在一定的失败概率，但可以通过调整状态机的复杂度来控制这个概率。 1. **设计有限状态机**：设计一个n位的状态机，其中一个状态表示复位结束(LOOP)，其他状态则表示复位状态(RESET)。一旦进入LOOP状态，就会保持不变。RESET状态是一个暂态状态，会在一个时钟周期后进入LOOP状态。通过控制状态机的大小(n)，可以将复位失败的概率控制在一个可接受的范围内。 2. **利用特定CPLD特性**：值得注意的是，某些CPLD产品在其手册中指出，在完成内部配置后，所有的寄存器都会被清零。这意味着在上电后，寄存器具有一个确定的初始状态。利用这一特性，可以简化内部自复位信号的设计过程。 #### 结论 FPGA/CPLD的复位电路设计是一个复杂但至关重要的环节。合理选择复位方式(异步或同步)、精心设计内部自复位方案，以及充分利用FPGA/CPLD的内部资源，都能够提高系统的稳定性和可靠性。通过对本文所述内容的理解和实践，设计师们可以更好地应对复位电路设计中的挑战，优化FPGA/CPLD设计的整体性能。

本文详细介绍了如何使用YOLOv5深度学习模型训练排水管道缺陷检测数据集，包含16种缺陷类别如支管暗接、变形、沉积等，并依据CJJ181技术规程划分缺陷等级。数据集包含12,013张标注图像，采用LabelMe工具标注。文章提供了从数据准备、模型训练到可视化评估及推理的完整流程，包括环境配置、数据转换脚本示例、YOLOv5训练命令及推理步骤。此外，还介绍了如何解析推理结果和自定义代码进行推理，为排水管道缺陷检测任务提供了全面的技术指导。 深度学习技术是当前图像处理和目标检测领域的重要进展之一，特别是在工业检测中，其应用已经越来越广泛。YOLO（You Only Look Once）作为其中一种较为出色的实时目标检测系统，凭借其准确性和速度上的优势，在各类目标检测任务中备受青睐。特别是YOLOv5版本的推出，进一步提升了检测的精确度和模型的运行效率。排水管道缺陷检测作为保障城市公共设施正常运作的一个关键任务，利用深度学习模型进行自动化检测，能够大大提高工作效率和检测精度。 排水管道缺陷的类型多种多样，包括但不限于支管暗接、管道变形、沉积物堵塞等。对这些缺陷的检测需要对图像中的细微差别有极高的识别能力。为此，需要收集大量的标注图像来训练模型，以便模型能够识别和分类出不同种类的管道缺陷。在本项目中，数据集包含12,013张标注图像，每张图像都使用LabelMe工具进行了精确标注，为模型提供了丰富的学习样本。 在训练过程中，遵循了CJJ181技术规程对管道缺陷等级的划分，这使得模型不仅能够识别出缺陷类型，还能根据缺陷的严重程度进行等级分类。这种分类方法对于后续的维修决策和工程规划具有实际指导意义。 文章详细描述了整个排水管道缺陷检测项目的关键步骤，从环境配置到数据准备、模型训练、评估以及推理。环境配置确保了深度学习模型能够顺利运行；数据准备阶段需要将数据集转换成模型可识别的格式，并且进行了适当的增强，以增加数据的多样性，提高模型的泛化能力；模型训练部分详细介绍了使用YOLOv5进行训练的过程，包括训练命令的使用和训练参数的设定；评估阶段则通过可视化工具，对模型的检测效果进行评估，确保模型的准确性和可靠性；推理步骤和结果解析部分提供了模型推理的详细过程，并且通过自定义代码展示了如何根据实际需求进行推理。 文章不仅提供了技术实现的步骤，更注重技术背后的理念和思维，比如如何合理划分数据集、如何调整模型参数以获得更好的训练效果等，这些都是实际工程应用中需要重点关注的问题。文章通过实例演示了这些技术细节，旨在为排水管道缺陷检测任务提供全面的技术指导，使得这项技术能够更好地服务于工程实践。 此外，作者还强调了模型部署的重要性和后续开发的可能方向。如何将训练好的模型部署到实际的生产环境中，以及如何根据实际检测中遇到的新问题，继续优化模型，这都是实践中需要考虑的问题。文章的这部分内容，为项目的进一步发展指明了方向。 该项目不仅在技术实现层面具有较高的参考价值，更重要的是，它展示了如何将深度学习技术应用于实际工业检测任务中，为后续类似项目提供了宝贵的经验和参考。通过该项目的实施，可以预见，未来排水管道的缺陷检测将越来越自动化、智能化，为城市基础设施的维护和管理带来革命性的变化。

设计一种以单片机AT89C51为核心的数字频率计，介绍了单片机、数字译码和显示单元的组成及工作原理。测量时，将被测输入信号送给单片机，通过程序控制计数，结果送译码器74- LS145与移位寄存器74LS164，驱动LED数码管显示频率值。通过测量结果对比，分析了测量误差的来源，提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点，适合测量低频信号。 本文介绍了一种基于单片机AT89C51实现的数字频率计设计。这种频率计主要用于测量低频信号，其特点是电路结构简单、成本低、测量方便且精度较高。AT89C51单片机因其编程灵活性、调试便捷性以及丰富的硬件资源成为设计的核心。在测量过程中，被测输入信号经过放大整形后送入单片机，通过单片机内部的计数器记录脉冲个数，然后将结果通过译码器74LS145和移位寄存器74LS164驱动LED数码管显示频率值。 频率计的设计原理主要依赖于单片机的计数功能。被测信号首先经过脉冲形成电路处理，然后进入单片机的计数器。单片机通过计算在特定时间间隔内接收到的脉冲数量，从而计算出信号的频率。LED数码管通过译码和移位操作显示测量结果。 在元器件选择上，AT89C51单片机因其强大的功能和易于使用被选中。它有40个引脚，支持32个外部I/O端口，两个外部中断口，两个定时计数器和两个串行通信口。此外，其片内集成的4KB FLASH ROM用于存储程序，并支持在线编程和加密保护。74LS145译码器用于位选控制，74LS164移位寄存器用于段选控制，两者共同驱动LED数码管实现动态显示。 硬件设计中，电路关键在于利用单片机的定时器/计数器功能来获取精确的1秒定时。通过设定计数器在1秒内计数，计数结果即为频率值。通常会使用单片机的T1口（P3.5）作为外部脉冲输入，通过晶振和电容构成的时钟电路来设定定时。 为了减小测量误差，可以采用以下措施：优化脉冲形成电路以提高信号整形的准确性；确保单片机计数器的计数无误；合理设置计数时间，避免因为计数时间过短或过长导致的误差；以及在软件设计中加入误差校正算法。 这种基于单片机的数字频率计设计充分展示了单片机在电子测量领域的应用，尤其适用于教学、科研和工业控制中的低频信号测量。通过合理的硬件选择和软件设计，可以实现经济高效且精确的频率测量。

Android客户端 这是一个基于CSipSimple的SIP软件电话，旨在自动执行ng-voice帐户的配置。 它由一系列类组成，这些类能够使用一次性登录通过HTTPS连接到REST API，以获取每个帐户以及在软件电话上创建本地SIP帐户所需的信息。 该项目正在进行中。 特征 除了Csipsiple软电话的众所周知的功能之外，此自定义版本还具有： 使用唯一登录凭据的一键配置 每个帐户都是自动配置的。 特别适合那些不习惯SIP术语的人 NB和WB的自定义编解码器列表选择 使用Google Cloud Messaging的移动推送通知。 这使我们能够触发配置重新加载，按需注册和注销等。 自动唤醒以在需要时接听电话（使用GCM） 通过读取QR码自动加载配置（零输入配置） 视频插件默认启用 屏幕截图