原创数字钟，其中aaaaa为看仿真波形图时用的，仿真波形已经好了，aaaaa2为最终下载到试验箱中用的。这个实验完全是我自己设计的，期间出现了很多问题，知道这个最终方案还是有一个竞争与冒险没有消除掉，影响了时的进位。不过已经是我所有方案中最好的了。下面对相关功能进行说明: 数字钟有以下几个功能： 1、正常及时；2、对时间进行设置3、闹钟功能；4、整点报时功能（到几点整响几声） 相关output及input： CLK:接50MHZ时钟信号 ANJIANmiao ANJIANfen ANJIANshi为独立按键分别对秒 分 时进行设置，按一次相应加1 NAOZHONGfen NAOZHONGshi为独立按键，分别对闹钟时间的分 时进行设置，按一次对应加1 ZHENGCHANGJISHI 拨码开关，为0时数字钟正常及时 ，为1时即可对数字钟时间进行设置 NAOZHONGGUANBI 拨码开关，为1时，闹钟功能关闭，若闹钟响起，也可通过将他拨到1而停止，重新拨回零则下次闹钟仍会响起 naozhongxianshi 拨码开关，为1时数码管显示当前闹钟所设置的时间，为零时为当前数字钟所计时到得时间 A~G为7段数码管得7段，LED1~LED8为8个数码管共阳极端，实验中只用到了前六个，数码管采用动态显示

1、能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。 2、能利用实验系统上的按键实现“校时”“校分”功能： ⑴按下“SA”键时，计时器迅速递增，并按24小时循环，计满23小时后回“00”； ⑵按下“SB”键时，计分器迅速递增，并按59分钟循环，计满59分钟后回“00”，但不向“时”进位； ⑶按下“SC”键时，秒清零； ⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变（SA”、“SB”、“SC”按键是有抖动的，必须对其消除抖动处理）。 3、能利用扬声器做整点报时： ⑴当计时到达59分50秒时开始报时，在59分50秒、52秒、54秒、56秒、58秒鸣叫，鸣叫声频率可定为500Hz； ⑵到达59分60秒时为最后一声整点报时，整点报时频率可定为1KHz。

用HDL设计一个多功能数字钟，包含以下主要功能： 1.计时及校时，时间可以24小时制或12小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清除 4.闹钟：设定闹钟时间，整点提示

数字钟proteus仿真，数电学习课程设计，数字钟，完美运行，排版整齐简介，极其适合课设使用。

之前用FPGA实现数字钟，并用数码管和VGA进行显示，同时还能用按键改变时间。下面我就讲解一下当初是怎么做这个东西的。

简易信号发生器：时钟分频→采样点控制→以k模式查表→译码→显示 本设计思路简单，先将系统默认时钟分频为1Hz，然后进行采样点控制，接着进行k模式查表，根据不同的k值来进行不同的译码，显示出相应的数值。 数字钟：时钟分频→秒计数→分计数→时计数→译码显示 本设计思路简单，先将系统默认时钟分频为1Hz，然后秒计时单位进行计时，接至分计时时计时单位，并通过译码器进行译码，最后用数码管显示出数据。

用原理图输入法设计一位全加器，计数器(74160)和译码器(7448)，顶层用原理图设计，用混合输入及层次化设计，VHDL语言的组合电路设计，0--9可逆计数器输出的是8421BCD码，交通灯，数字钟的VHDL语言设计

一、 简要说明： 利用数字电路的理论和知识进行设计，一般应具有时分秒计时功能，同时 可以进行时间的调整；定点报时等。 二、 设计任务和基本要求： 设计数字式电子钟，基本要求如下： 1、 设计一个时分秒计数器，并具有译码显示。其中时为 24 进制，分秒为 60 进制。 2、 设计一个电路实现时、分、秒校准功能。 3、 设计一个电路实现整点报时功能，要求报时声响四低一高，高低音用不 同频率的脉冲信号区分。报时声响持续一秒，间隔一秒，最后一响结 束为整点。 三、 发挥要求： 1、 专门设计一个秒脉冲定时基准电路（1Hz），要求定时精度＜1000ppm。 2、 设计秒表功能。 3、 自行发挥具有基

EDA数字钟，完成定时器，整点报时，闹钟等等功能。

关于eda数字钟的设计。本报告利用MAXPLUS II软件，结合所学的数字电路的知识设计一个24时多功能数字钟，具有正常时、分、秒计时，能够动态显示，保持、清零、快速校分、快速校时以及整点报时等功能。