随着大规模集成电路及高速数字信号处理器的发展,通信领域的信号处理越来越多地在数字域付诸实现。软件锁相技术是随着软件无线电的发展和高速DSP的出现而开展起来的一个研究课题。在软件无线电接收机中采用的锁相技术是基于数字信号处理技术在DSP等通用可编程器件上的实现形式,由于这一类型锁相环的功能主要通过软件编程实现,因此可将其称为软件锁相环(software PLL)[1]。      尽管软件锁相环采用的基本算法思想与模拟锁相环和数字锁相环相比并没有太大变化,然而其实现方式却完全不同。本文将建立软件锁相环的Z 域模型,分析软件锁相环中的延时估计、捕获速度及多速率条件下的软件锁相环模型问题[1]。
1
全双工异步串行通信在TMS320C55xDSP上的通常实现方式是利用DSP的McBSP接口加外接芯片实现,这种设计方法增加了实现UART的硬件成本和电路设计复杂度。提出了一种直接利用DSP的MCBSP接口和DMA通道实现UART的方法,给出了使用C语言和CSL的编程方法。与传统实现方法相比,具有实现成本低,硬件电路简单,移植性强等特点,稍加修改可应用于C5000和C6000各系列芯片中。
2023-03-14 21:28:36 198KB DSP
1
针对地震勘探中可控震源信号的高精度需求,提出了一种基于DSP线性扫频信号源的系统软硬件设计方案。该方法提高了扫频信号源的精度和波形稳定性,减小了波形的失真,且系统工作稳定可靠,操作简单实用,具有良好的应用前景。
2023-03-14 21:00:22 343KB 信号源 DSP TMS320F2812 文章
1
基于DSP的运动目标识别与跟踪系统基于DSP的运动目标识别与跟踪系统
2023-03-14 11:26:07 1.18MB DSP 运动目标识别 跟踪系统
1
外部存储器接口 液晶显示控制实验: 根据生成字模点阵的软件 ZI_MO.EXE设置字模,然后根据已有程序,修改并显示想要实现的字模
2023-03-14 10:19:19 1.24MB DSP
1
电源时序控制是微控制器、FPGA、DSP、 ADC和其他需要多个电压轨供电的器件所必需的一项功能。
2023-03-13 10:12:35 367KB ADP5134 ADC FPGA DSP
1
亲试,可用!1、 使用 CCS3.3或 CCS4编译程序(注意 CMD文件应为烧写 flash),生成 .out 文件。 2、 把 HEX2000.exe 和要转化的 .out 文件放在同一个文件夹内。 3、 在 WIN7 系统中, 以资源管理器的方式打开该文件夹, 在该文件夹的空 白处按住 shift 键右击, 然后选择“在此处打开命令窗口(W)” 弹出命 令窗口:
2023-03-12 19:23:33 27.41MB DSP C2Prog
1
CCS6.2详细的使用说明方法 一步一步的教你怎么用 是学会使用DSP的第一步 使用C语言编程的 不需要用汇编 希望对你有所帮助
2023-03-12 16:19:38 2.54MB DSP CCS6.2 硬件开发 C语言
1
EBAZ4205 描述 该存储库包含使用Zynq EBAZ4205板所需的Vivado和PetaLinux项目。 要求 硬件 Zynq EBAZ4205板(降低成本的版本) 无需25MHz晶体(Y3)。 以太网收发器(U24)时钟由ZYNQ(U31)提供。 但是,它也可以在安装了晶体的板上工作 需要microSD卡插槽(U7) 需要SD卡引导支持。 短路电阻(R2577) 短路二极管(D24),以从电源连接器(J4)供电(可选) 安装触觉开关(S3),电容器(C2410)和电阻器(R2641A)。 可以将电阻器(R2641A)短路,而不是安装0欧姆电阻器。 我为电容器(C2410)使用了4.7uF(可选) 软件 赛灵思Vivado 2020.2 赛灵思PetaLinux 2020.2 如何建造 演示申请 参考 EBAZ4205 初次安装 原理图 Xilinx设计约束 mtd信息
2023-03-12 11:40:55 624KB fpga zynq xilinx vivado
1
黑金出品必是精品,不过错过的参考图纸
2023-03-11 12:36:33 354KB XCZU4EV XilinxZynqUltr
1