Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。
2019-12-21 21:13:54
6.86MB
1
此文档系笔者参加2015年全国电子设计竞赛的F题—数字频率计所撰写的作品报告，实物作品先后获得了北京市一等奖和全国二等奖，里面的方案可以参考，但是仍旧需要在此基础上进行调试，同时配合相应的ARM和FPGA软件代码，从而实现良好的频率计功能。
2019-12-21 21:03:48
124KB
1
数字频率计功能
（1）设计一个4位数字显示的十进制频率计，其测量范围为1MHz。
（2）测量值通过4个数码管显示以8421BCD码形式输出；
（3）采用记忆显示方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，并将此显示结果保持到下一次计数结束。显示时间应不小于1s。
（4）可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；
当输入信号的频率大于相应量程时，有溢出显示。
2019-12-21 20:50:47
729KB
1
已通过modelsim仿真验证，实际操作中可以串口发生NC和NX的值以供计算，误差<0.01%，频率范围1hz-150Mhz
2019-12-21 20:50:24
17.56MB
1