搜索【乘法器】的结果

Based on verilog HDL language 4-bit binary multiplier design, its function is fast and reliable to achieve binary multiplication operation.

2019-12-21 21:31:43 439B verilog 二进制乘法器

1

高速乘法器

硬件乘法器发展史高速乘法器 DSP芯片国外乘法器

2019-12-21 21:27:30 207KB 硬件乘法器 乘法器发展史

1

用Verilog实现阵列乘法器

用Verilog实现阵列乘法器，采用的是流水线的做法

2019-12-21 21:23:18 1KB Verilog HDL 阵列

1

8位乘法器,用verilog语言编写

用verilog语言编写的8位乘法器，完成了8位二进制的整数乘法，供大家参考

2019-12-21 21:05:16 618KB 乘法器，verilog

1

32位单精度浮点乘法器的FPGA实现

32位单精度浮点乘法器的FPGA实现，帮助你如何通过FPGA实现32位单精度浮点乘法器

2019-12-21 21:04:57 174KB 浮点 乘法器 32位 单精度

1

查表法乘法器verilog HDL设计代码及其测试文件

查找表乘法器就是将乘积放在存储器中，将操作数作为地址访问存储器，得到的输出结果就是乘法器的运算结果。这种乘法器的运算速度就等于所使用的存储器的速度，一般用于较小规模的乘法器。

2019-12-21 20:59:35 967B 查表法乘法器

1

乘法器的Verilog实现

包含有符号乘法器以及无符号乘法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过

2019-12-21 20:47:15 2KB 乘法器 Verilog

1

阵列乘法器的设计阵列乘法器的设计

阵列乘法器的设计阵列乘法器的设计阵列乘法器的设计

2019-12-21 20:30:04 696KB 阵列乘法器的设计

1

实现EDA的8位乘法器，该电路的输入接收2个2位二进制数

可以实现2位二进制数乘法器，该电路的输入接收2个2位二进制数

2019-12-21 20:29:51 416KB 乘法器

1

基于FPGA的矩阵乘法器

该代码是基于FPGA的矩阵乘法器的代码，可以实现32x32大小有符号矩阵相乘，开发环境是ISE，用modelsim进行仿真

2019-12-21 20:29:46 14.07MB FPGA 矩阵乘法器

1