RISC-V芯片设计中英文参考书,RISIC-V芯片设计规范,RISIC-V芯片白皮书pdf

RISC-V手册(一本开源指令集的指南)2018中文版，附录中包含RISCV的所有指令集，原PDF文档不包含书签，我整理了全部章节，全部指令集的书签。

用Rust编写RISC-V仿真器 这是在Rust中从头开始编写64位RISC-V仿真器的书。该书向您展示了如何逐步实现仿真器。您可以在中运行 （一个类似于Unix的简单操作系统）。 工具 这本书是由编写的。 将src/目录下的markdown文件转换为book目录下的html文件。 $ mdbook build 监视markdown文件以在每次更改时进行重建。 $ mdbook watch 在http://localhost:3000提供该书。 $ mdbook serve 部署 带有GitHub Actions将部署到GitHub页面。

RISC-V嵌入式开发 (1).pdf

本代码为用VexRiscv项目生成的verilog测试代码, 采用Altera公司的MAX10芯片实现, 工作频率可达120Mhz以上. 可利用OpenOCD实现JTAG调试. 相比之下,其它许多RISC-V代码大多对FPGA并不友好, 编译后很少能跑到40Mhz以上,而且没有JTAG调试能力. 缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言

RISC-V-中文手册-v2p1

本课题首先对集成电路的发展进行概述，分析国内外CPU系统的现状和发展趋势。其次，理解RISC_CPU的基本概念，将其与一般的CPU进行了结构和性能上的比较，得出RISC_CPU不仅只是简化了指令系统，而且还通过简化指令系统使计算机的结构更加简单合理，从而提高了运算速度。最后，运用仿真设计软件ISE 10.1设计一个简化的RISC_CPU，并对其各模块及顶层模块的结构和功能进行综合仿真，最终利用FPGA实现一个RISC_CPU。

Computer Organization and Design RISC-V Edition solution

RISC-V手册(一本开源指令集的指南)2018中文版，附录中包含RISCV的所有指令集，原PDF文档不包含书签，我整理了全部章节，全部指令集的书签。重新编排了附录部分的书签

支持RISC-V指令集，32位5级流水线，支持Flush与转发操作的CPU