内容概要：本文详细探讨了基于TSMC 18工艺的1.8V LDO（低压差线性稳压器）电路设计及其带隙基准电路的应用。文中首先介绍了LDO电路的重要性和设计背景，随后阐述了带隙基准电路的工作原理以及LDO电路的关键性能指标如电源抑制比、输出噪声、线性和负载调整率。接着，文章逐步讲解了使用Cadence Virtuoso工具进行带隙基准电路和LDO电路的具体设计步骤，包括元件选择、负反馈技术的应用及仿真验证。最后，提供了完整的工程文件和14页设计报告，便于后续研究和实际应用。 适合人群：从事模拟IC设计的研究人员和技术人员，尤其是对LDO电路和带隙基准电路感兴趣的工程师。 使用场景及目标：适用于希望深入了解LDO电路设计原理并掌握Cadence Virtuoso工具使用的专业人士。目标是帮助读者理解LDO电路的设计流程，掌握带隙基准电路的设计技巧，提升模拟电路设计能力。 其他说明：本文不仅提供理论指导，还附带详细的工程文件和仿真结果，有助于读者更好地理解和实践LDO电路设计。

我们提出了一个模型，该模型是带有惰性doublet标量的KSVZ不可见轴突模型的简单扩展。 Peccei-Quinn对称性禁止生成树级中微子质量，其残留的Z2对称性可确保暗物质的稳定性。 中微子质量是通过不可重归一化的相互作用破坏Peccei-Quinn对称性而通过单环效应产生的。 尽管低能效模型与包含大量右旋中微子的原始碳烟模型相吻合，但它没有强CP问题。

HOLLiAS iComm是和利时公司最新发布的一款应用于自动化控制领域的通信应用程序。它改变传 统的以DCS系统为中心的通信模式，通过各种通信协议之间的相互转化，实现多种设备之间的同时相 互通信，成为名符其实的数据交换中心。 iComm支持多种通用的通信协议，任何支持这些协议的设备(包括DCS系统)都可连接到iComm 上进行数据交换。此外，iComm 还支持冗余通信，提升通讯的可靠性 和利时HOLLiAS iComm 3.2是一款由和利时公司开发的，主要应用于自动化控制领域的通信应用程序。该程序的最大特点在于改变了传统的以DCS系统为中心的通信模式，通过各种通信协议之间的相互转化，实现了多种设备之间的同时互通信，使得iComm成为了一个名副其实的数据交换中心。 iComm支持多种通用的通信协议，这意味着任何支持这些协议的设备（包括DCS系统）都可以连接到iComm上进行数据交换。这种兼容性使得iComm的应用范围非常广泛，无论是在工业生产，还是在科研实验，都可以发挥重要的作用。 此外，iComm还支持冗余通信，这是一种提高通讯可靠性的技术。冗余通信通过设置多个通信路径，当主路径出现故障时，数据可以通过备份路径传输，从而保证了通信的连续性和稳定性。 和利时HOLLiAS iComm 3.2是一款功能强大的自动化控制通信应用程序，它以先进的技术和广泛的兼容性，为用户提供了可靠和高效的数据交换解决方案。

### Quartus Lite 18.1 基本操作方法详解 #### 一、创建项目(Create Project) 在启动Quartus Lite 18.1之后，第一步是创建一个新的项目。这一步至关重要，因为它将确定你的设计环境的基础设置。 1. **打开新建项目向导**： - 通过点击菜单栏中的`File` > `New Project Wizard...`来启动项目创建过程。 - 如果你需要打开现有的项目，则可以选择`File` > `Open Project`。 2. **设置项目基本信息**： - 在弹出的`New Project Wizard`窗口中，按照提示逐步完成设置。 - 在`Introduction`页面，简单介绍项目创建流程，直接点击`Next`。 - 下一个页面会要求输入项目的基本信息，包括项目所在的目录路径、项目名称以及顶层实体名称。 - **注意事项**：路径的最后一级文件夹名称、项目名称和顶层实体名称需要保持一致，这是Quartus软件的一项重要规定。 - 如果指定的路径不存在，Quartus会询问是否创建该目录，选择`Yes`即可。 3. **选择项目类型**： - 项目类型分为两种：`Empty project`和`Project template`。 - **Empty project**：允许用户自定义项目设置，适用于大多数情况。 - **Project template**：根据预设模板快速创建项目，适合于特定应用领域或快速原型设计。 - 对于初学者来说，推荐选择`Empty project`，以获得更多的自定义选项。 4. **选择设备(Device)和板子(Board)**： - 在`Device`选项卡中，选择目标硬件平台所使用的FPGA/CPLD芯片型号。 - 芯片的选择通常基于项目的具体需求，例如所需的I/O数量、逻辑单元数量等。 - **Name**：芯片型号名称。 - **Core Voltage**：芯片的工作电压。 - **LEs**：逻辑单元数量。 - **Total I/Os**：总的I/O端口数量。 - **GPIOs**：通用输入/输出端口数量。 - **Memory Bits**：内存大小。 - **Embedded multiplier 9-bit elements**：内置乘法器数量。 - **PLLs**：相位锁定环路数量。 - **Global Clocks**：全局时钟信号数量。 - 在此阶段还可以进行更详细的配置，比如设置时钟频率等。 5. **EDA 工具设置(EDATool Settings)**： - 在`EDATool Settings`窗口，选择合适的仿真工具。对于Quartus而言，推荐使用`ModelSim-Altera`作为仿真工具，并将格式设置为`Verilog HDL`。 - 完成所有设置后，点击`Next`进入`Summary`页面。 6. **完成项目设置**： - `Summary`页面展示了所有选定的设置，确认无误后点击`Finish`完成项目创建。 - 如果需要修改设置，可以返回到任何之前的步骤进行调整。 #### 二、创建设计文件(Create Design File) 创建设计文件是项目开发的重要环节，它涉及到了具体的设计实现。 1. **创建设计文件的方式**： - 有两种方法可以创建设计文件： - 通过`File` > `New`或快捷键`Ctrl + N`打开新文件创建窗口。 - 在主窗口中选择`File` > `New`或者直接点击工具栏上的新建图标。 2. **选择设计文件类型**： - 在Quartus Lite 18.1中提供了多种类型的设计文件输入方式，这里主要介绍两种类型： - **源代码设计文件**：通过编写Verilog HDL或VHDL代码实现设计。 - **图形设计文件**：通过绘制原理图的方式来实现设计。 - 源代码设计文件更加适合于复杂的数字系统设计，而图形设计文件则更直观易于理解。 3. **录入设计内容**： - **源代码设计文件**：在编辑器中输入具体的代码实现。 - **图形设计文件**：在图形编辑器中绘制各个元件，并通过连线的方式连接这些元件，形成完整的设计逻辑。 以上就是Quartus Lite 18.1中创建项目和设计文件的基本步骤。接下来的部分将继续介绍如何进行编译与分析、仿真、引脚分配以及下载配置等操作。通过这些步骤，你可以完成一个完整的FPGA/CPLD设计流程。

基于手性全局U（1）对称性的Peccei-Quinn（PQ）机制被认为是解决强CP问题的简单而优雅的解决方案。 可以通过轴搜索来实验检查该机制的事实使它变得更加有趣，并且最近再次引起了很多关注。 然而，还已知该机制受到两个严重问题的困扰，即，域壁问题和全局对称性的优点。 由于重力的量子效应，任何整体对称性都被认为不是精确的。 在本文中，我们考虑了解决这些问题的方法，在这些问题中，夸克质量层次和混合，中微子质量的产生和暗物质的存在紧密相关。 在我们的解决方案中，假定PQ对称性是通过在局部U（1）对称性的中间尺度上打破对称性而引起的，而全局U（1）对称性则扮演了Froggatt–Nielsen对称性的角色。 在轻子领域，PQ对称性的残余控制着中微子质量的产生和暗物质的存在。

WinLibs是一套为Windows平台提供的GCC+MinGW-w64编译器集合。MinGW-w64是一个完整的编程工具集，它提供了GCC（GNU Compiler Collection）编译器系列，以及GNU调试器和其他工具。这套工具允许开发者在Windows环境下使用GCC进行软件开发，特别是对于C和C++语言的编译，它支持Windows 32位和64位架构的交叉编译。GCC是一个开源的编译器项目，广泛用于C、C++、Java等语言的编译。MinGW-w64则是其在Windows系统中的一个分支版本，提供了Windows API的实现，同时支持POSIX线程库，这为在Windows上编写遵循POSIX标准的应用程序提供了可能。 LLVM（Low-Level Virtual Machine）是一套开源的编译器基础设施技术，最初由University of Illinois at Urbana-Champaign的研究团队开发，后来被广泛应用于各种编程语言的编译器和解释器中。LLVM项目的主要目标是提供一套现代的编译器技术，包括前端（解析源代码）、优化器和后端（生成机器代码）。在本例中，WinLibs集成了LLVM 19.1.1版本，这提供了更加强大的编译时优化和目标代码生成的能力。 另外，WinLibs还集成了mingw-w64-ucrt 12.0.0版本，UCRT（Universal C Runtime）是指通用C运行时库，它是Windows平台上的标准C库，负责提供C语言的运行时功能，包括但不限于输入/输出、内存管理、字符串操作等。这一特性使得WinLibs编译的应用程序能够在Windows的不同版本上无缝运行。 在文件命名中，"x86-64"指明了这套编译器支持64位x86架构，"posix-seh"则是指该编译器支持POSIX标准，并使用了结构化异常处理（Structured Exception Handling，简称SEH），这是Windows平台上处理程序错误的一种机制。"gcc-14.2.0"表示这套工具集使用的是GCC 14.2.0版本，而"mingw-w64"指明了是针对MinGW-w64环境的编译器集合。 WinLibs项目的官方网站提供了下载链接，允许用户下载最新的编译器版本，并且提供了详细的安装和配置指南，以便开发者可以快速地开始使用这套工具集进行Windows平台下的软件开发工作。

在标准模型中，QCD真空角θ的重新归一化非常小，而小的θ在技术上是自然的。 但是，在通用标准模型有效场理论（SMEFT）中，Δθ是二次方发散的，这反映了新的强子CP违反源通常会产生O（1）阈值校正θ的事实。 因此，对于这种违反CP的相互作用的观察将与解决强CP问题（其中θ= 0是紫外线边界条件）的解决方案产生张力，并指出Peccei-Quinn机制是为什么在红外中θ很小的解释。 我们研究了由6维SMEFT算子产生的θ的二次方散度，并讨论了在电偶极矩实验，LHC和未来的质子-质子对撞机上这些算子的发现前景。

USB通信源码是一种实现计算机与外部设备之间通过USB接口进行数据传输的技术实现。USB（Universal Serial Bus）是一种通用串行总线，广泛应用于各种电子设备，如移动存储设备、打印机、摄像头、键盘、鼠标等。它提供了简单、高速的数据交换方式，并支持即插即用和热插拔功能。 在USB通信中，有以下几个核心知识点： 1. **USB架构**：USB系统由主机（Host）、设备（Device）和集线器（Hub）三部分构成。主机控制整个USB网络，设备是被控制的对象，集线器则用于扩展USB端口数量。 2. **USB类（Class）**：USB设备根据其功能分为不同类，如HID（Human Interface Device）类用于键盘和鼠标，CDC（Communications Device Class）用于通信设备，MIDI类用于音乐设备等。每个类都有特定的协议和驱动模型。 3. **USB协议**：USB通信基于一系列协议，包括USB 1.1、2.0、3.0、3.1和4.0等版本，速度不断提升。协议规定了数据的传输速率、数据包结构、错误检测和恢复机制等。 4. **设备描述符**：设备连接到USB主机时，会发送设备描述符，包含设备的基本信息，如设备类型、版本、配置等，供主机识别和驱动选择。 5. **端点（Endpoint）**：每个USB设备有零个或多个端点，用于数据的输入（IN）或输出（OUT）。端点号和方向定义了数据传输的方向。 6. **控制传输**：USB通信的初始阶段通常使用控制传输，进行设备枚举、配置、请求等操作。 7. **批量传输、中断传输和同步传输**：USB数据传输的三种主要类型。批量传输适用于大量数据传输，中断传输用于周期性数据，如键盘输入，同步传输用于实时数据，如音频视频流。 8. **驱动程序开发**：USB设备在主机上工作需要对应的驱动程序。对于不同的USB类，系统可能已有内置驱动，或者需要开发特定的驱动来处理设备通信。 9. **USB库和API**：为了简化USB通信，开发者可以使用各种USB库，如libusb、WinUSB等，它们提供了API接口，使得开发者可以方便地进行USB编程。 10. **USB调试工具**：例如USBView（Windows）和USBDeview等，可以帮助开发者查看USB设备状态，调试USB通信问题。 在"usb-example"这个源码示例中，可能包含了USB设备枚举、配置选择、端点设置、数据读写等相关代码，通过分析和学习这个例子，开发者可以了解如何在实际项目中实现USB通信功能。同时，这个源码也可能是针对特定USB类设备的，比如HID设备或者CDC设备，具体要看源码中的实现细节。

2024年全国大学生先进成图技术与产品信息建模创新大赛是面向高等教育领域的一场重要赛事，它聚焦于电子计算机辅助设计（Electronics Design Automation，简称EDA）领域，旨在激发大学生对先进成图技术与产品信息建模的兴趣和创新潜能，同时提升他们在电子CAD领域的实践能力与创新思维。 在这次大赛中，参赛的大学生将面临一系列挑战性试题，这些试题设计得既具有学术前沿性，又充分考虑到实际应用的复杂性，要求参赛者能够在规定的条件下，运用所学知识与技能完成电子产品的设计、分析、仿真和建模等任务。试题的设计往往与现代电子设计的需求相结合，如电路板的布局与布线、元件选型与集成、信号完整性分析、热分析、电磁兼容性分析等，这些都是在电子产品设计中至关重要的环节。 通过参与这样的大赛，学生不仅可以巩固和深化在课堂上学到的理论知识，更能在实际操作中学习到软件工具的高级使用技巧，如使用Altium Designer、Cadence OrCAD、Mentor Graphics PADS等专业EDA软件进行高效设计。此外，大赛还有助于学生了解行业最新动态和未来发展趋势，增强解决实际工程问题的能力，为他们未来的职业生涯打下坚实的基础。 本次大赛的试题由嘉立创（CreateCAD）提供，嘉立创是一家专注于电子设计自动化软件开发与服务的公司，其提供的试题紧密结合了产业实际需求，反映出行业对新一代电子工程师在成图技术和信息建模能力方面的期待。试题的设计注重考察学生对电子产品的整体设计能力，包括原理图设计、PCB布局、热分析、信号完整性分析等，以及对EDA软件的熟练应用。 参赛者在准备这些试题时，需要对电子CAD软件有深入的理解，能够灵活运用软件工具解决设计中遇到的问题。例如，使用EDA软件进行电路仿真，可以有效预测电路在实际工作时的性能，对电路设计进行优化。而对PCB布局的合理设计不仅影响到电路板的性能和可靠性，还关乎产品的体积和成本。因此，参赛者需要结合理论知识和实际操作经验，才能在这次大赛中脱颖而出。 总体来看，2024全国大学生先进成图技术与产品信息建模创新大赛-电子CAD试题嘉立创卷不仅为学生提供了一个展示和检验自身专业技能的平台，也促进了他们在电子设计领域的深入学习和实践，对提高我国电子设计自动化水平具有重要意义。

我们研究Peccei-Quinn（PQ）NMSSM的特定版本，其特点是经济且严格地分层风味结构，并基于风味规格中介以及基于弦论GUT启发的一些考虑因素。 这样，我们可以通过很少的参数来表示PQ NMSSM的拉格朗日。 对获得的模型进行了数值研究，并面临最相关的现象学约束。 我们表明，典型的光谱大部分都太重而无法在LHC上进行明显探测，但是参数空间的区域存在，可能会在运行II期间观察到签名。 我们还计算模型的微调。 我们表明，尽管在超电势和软术语中出现了大尺度，但它并没有超过MSSM中等效光谱的调谐量，该调谐量级为10 4。