数字系统设计实验报告,中国矿业大学,计算机学院,
2020-01-03 11:20:43 1.97MB 数字系统设计 EDA 实验报告
1
夏宇闻-Verilog数字系统设计教程PPT和例题
2020-01-03 11:19:23 1.05MB Verilog 教程 例题
1
智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置,该装置由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛组的输入信号在LED数码管上显示输出。
2019-12-21 22:21:01 89KB 数字系统设计
1
例题源程序,书中所有代码,部分讲义。
2019-12-21 21:37:37 540KB 例题源程序
1
讲信号完整性的基础书,主要是经验公式,数学推导很少。还有时序分析的内容。
2019-12-21 21:13:40 4.02MB 数字设计 信号完整性
1
优化后修复不可搜索的问题,文字版,矢量版,可复制,英文原版第五版最新,难得的数字系统设计的好资料,学习FPGA基础数字电路知识,强烈推荐!
2019-12-21 21:04:48 2.3MB 数字系统设计 PFGA HDL
1
VHDL语言编写的小游戏。在FPGA实验箱上烧制成功,且成功通过答辩。模仿了打地鼠这个小游戏。
2019-12-21 21:04:48 6.73MB FPGA VHDL 打地鼠
1
历年北邮计算机学院《数字逻辑与数字系统》 期末考试试卷 复习大有好处
2019-12-21 20:51:37 39.63MB 北邮 期末考试 试卷
1
数字系统设计;音乐播放器;verilog语言;modelsim;ISE
2019-12-21 20:50:27 8KB 数字系统设计
1
夏宇闻老师著VERILOG数字系统设计教程例题源代码,北京航空航天大学出版社
2019-12-21 20:49:13 537KB verilog 数字系统设计 源代码
1