通过串行 RS232 在 Xilinx FPGA 上进行 Verilog HDL Pong 游戏。 该项目在 XUPV2P 板上开发。 对于另一块板，只需将 verilog (*.v) 文件复制到新项目中即可轻松移植。 特征： 开始菜单 分数 2人 使用键盘通过 RS232 作为输入 [W,S , Up,Down] 进行控制 TODO：（欢迎贡献。） 添加颜色 秘籍 物品 其他版本 许可证：麻省理工学院许可证。 *您可以使用终端或腻子在 RS232（无差异位）协议上进行通信。 如果您有问题，请确保设置的 buad rate 正确，另一个可能是计时。 感谢：fpga4fun.com for RS232 Transmitter/Receiver

Verilog HDL十进制计数器工程文件

Verilog HDL阻塞赋值实现

Verilog HDL非阻塞赋值工程实现

Verilog HDL序列检测器工程文件

Verilog HDL数据选择器工程文件

Verilog HDL含有预置数、左移、右移和保持功能的8位寄存器工程实现

Verilog HDL交通灯控制器工程实现

Verilog HDL乒乓RAM工程实现

Verilog HDL利用ROM设计正弦信号发生器工程实现