verilog写的简单加减运算电路,完整的Quartus II工程文件,模拟四位二进制数的加减运算硬件单元
2021-12-19 15:37:03 5.11MB ALU verilog 计算机硬件 Quartus
1
计算机组成原理实验 Quartus 四位全加器
2021-12-19 09:00:37 245KB Quartus 四位全加器 组成原理
1
采用quartus ii 编写的ddr2 控制ip及相应测试程序代码。
2021-12-17 15:24:46 28.46MB DDR2 代码 quartus ii
1
五、实验步骤 1. 通过QuartusII建立一个新项目; 2. 建立项目时选Cyclone系列(family)的目标器件(devices)EP4CE6E22C8 3. 新建图形设计文件,调用相关元件,设计总体电路原理图,并编译通过; 4. 新建波形矢量文件,添加引脚端口并编辑激励波形,保存该文件并执行时序仿真,观察并分析仿真结果。 *
1
quartus设计的简易电子琴原理图
2021-12-16 15:30:07 47KB quartus
1
主要包含如下: 1)【抢先版】小梅哥FPGA时序约束从遥望到领悟.pdf 2) 通向FPGA之路---七天玩转Altera之时序篇V1.0.pdf 3)    Verilog_HDL_那些事儿_时序篇v2.pdf 4)     Altera时序分析模型及同源系统的时序约束方法.pdf
2021-12-14 21:07:26 34.93MB FPGA时序约束
1
基于Quartus II 8.0和VHDL语言的交通灯和抢答器 压缩包内容 VHDL实验3.coc 交通控制灯实验报告 VHDL实验4.doc 简易抢答器实验报告 MAX_II_EPM240_570.pdf 所用cpld开发板原理图 traffic+LED4 交通控制灯源程序 competition 简易抢答器源程序及各部分模块的仿真 (程序文件不能在中文目录下运行) 2010_07_03 沨
2021-12-14 16:03:49 2.15MB 交通灯 抢答器 论文 报告
1
quartus II 8.0quartus II 8.0 基本教程 基本教程
2021-12-13 20:57:01 4.6MB quartus II 8.0 基本教程
1
学校的硬件课程设计——流水灯实验,实现板子灯的右移,左移,开幕,闭幕和七段数码管的“口”逆流水流程,,是代码,有理解的解释和任务书。欢迎大家下载!
2021-12-13 15:09:44 10KB verilog语言
1
ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition
2021-12-12 22:29:35 1.17MB altera
1