uart_tx模块由单脉冲信号send_go使能，将data[7:0]读入uart_tx模块，发送完成后，输出单脉冲tx_done。总之完成了一个串口发送模块。可以参考我的文章https://blog.csdn.net/lgk1996/article/details/124523461?spm=1001.2014.3001.5502 环境：vivado + verilog

1.领域：FPGA，图像中值滤波,sobel边缘提取,腐蚀以及形态学扩展 2.内容：vivado2019.2平台用纯verilog开发的基于FPGA的图像处理,包括图像中值滤波,sobel边缘提取,腐蚀以及形态学扩展四个功能模块 3.用处：用于图像中值滤波,sobel边缘提取,腐蚀以及形态学扩展算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。

工程应用。verilog实现uart通讯。晶振40M。

FPGA学习少不了的好资料

verilog FPGA Vivado 数字密码锁设计 包含报告

当没有双目摄像头的时候，可verilog采用txt文档的形式，模拟双目摄像头采集，这里采用的图像大小为450*450.后续即可加入其他图像处理算法来进行计算。

Viterbi编解码的Verilog实现

将CANDENCE导出的XILINX FPGA UCF管脚约束转成XDC格式

基于FPGA的车牌识别工程与源码

利用半加器和全加器实现，打包的工程文件，包括测试文件