EDA课程设计数字电路产品在生活中有着极其广泛的作用，包括计算机、数字通信、智能仪表、自动控制及航天等领域中。这些给人们生活，工作等方面带来极大的方便。数字电路的发展，使得这门课程对于我们来说是很有必要学好。数字电路设备实现简单，速度和可靠性好。在这次的数字电路制作中，本人制作八路抢答器。抢答器在比赛等场合中不可缺少的设备。本文就是从数字电路芯片的功能简介开始，利用功能不同的数字电路芯片的组合来实现多路抢答器的功能。

为了能以十进制数码直观地显示数字系统的运行数据， 符显示器有七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。

单片机产生的脉冲信号源由于是靠软件实现的，所以输出频率及步进受单片机时钟频率、指令数和指令执行周期的限制。文中介绍了一种以CPLD为核心的脉冲信号源，脉冲信号源的参数(频率、占空比)由工控机通过I／O板卡设置，设定的参数由数码管显示，这种脉冲信号源与其它脉冲信号发生电路相比具有输出频率高、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便、易于修改等优点。 　　1 系统组成及工作原理 　　脉冲信号源电路核心采用一片可编程逻辑器件EPM7128SLC84—10，它属于Ahera公司MAX7000系列产品，MAX7000系列产品是高密度、高性能的CMOS EPLD，是工业

EDA数字电子钟课程设计

使用EDA仿真环境，结合EDA试验箱，高精度频率计

VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写,意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计,它有独特的作用。它的硬件描述能力强,能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展,这种语言的效益与作用日益明显,每年均能够以超过30%的速度快速成长。 这次毕业设计的内容是在简要介绍了VHDL语言的一些基本语法和概念后,进一步应用VHDL,在MAX+plusII 的环境下设计一个电子钟,最后通过仿真出时序图实现预定功能。电子钟的时间显示用到了七段数码管(或称七段显示器)的电路设计,内部的时间控制输出则用到了各种设计,包括：时钟分频模块、计时模块、按键模块和显示模块四个部分。

基于QuartusⅡ的数字逻辑电路设计技术基础 常见组合逻辑电路 时序逻辑电路的分析与设计

设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时、清零等功能。

这是一个EDA平台下，以VHDL语言设计的编码器译码器的实现，内附截图 是一个完整的课程设计报告，实现仿真效果。。

本文以现场可编程逻辑器件(FPGA)为设计载体，以硬件描述语言(VHDL)为主要表达方式，以QuartusⅡ开发软件和GW48EDA开发系统为设计工具设计了一种具有密码输入、数码清除、密码解除、密码设置和密码激活等功能的电子密码锁。