《基于FPGA的数字频率计设计》 本科时候的EDA课程期末大作业，内含完整报告，代码，PCB和原理图，压缩包是我完整提交给老师的部分。 *利用QuartusII开发软件，使用Verilog 程序编写。 频率计的核心测频模块采用了基于 FPGA 大规模可编程逻辑器件的 EDA 设计技术，依据自上而下的设计方法，将测频模块按照实现功能的不同划分成了多个子模块，用 Verilog 程序实现了每个子模块的功能，最后通过顶层设计文件中的元件例化语句将各个模块连接起来形成了测频模块的完整 Verilog 程序设计。 可以参考

本资料有完整的原理图PCB和代码，成功测到150KHz，可满足课设要求，更有100本专业相关电子书籍下载链接相送

本资源是用verilog实现的数字频率计，用来测量被测信号的频率，并且本设计能根据被测信号自动切换测量档位，不同测量档位的测试精度不同。

基于51单片机的数字频率计，程序为c语言编写，仿真proteus，仿真和实物都十分给力

用quartus2编译和仿真的，就三个模块，vhdl的程序，很简单，有三个档：1档为Hz级的，2档为KHz级的，3档为MHz级的。fen模块要注意，使用的3MHz的分频频率是可以改变的，不固定。绝对让你满意

利用模块化设计数字频率计，最大频率范围为10mhz稍微更改模块端口可扩大测量范围

这个是课设的项目。硬件是DE2-115。所用的语言是Verilog。已经用modelsim仿真通过了，里面每个小功能提供有testbench文件。。。编译下载到开发板也成功了 。代码思路清晰，每个模块都调用都写的清楚。。。有问题可以留言，空的话会协助解决。请不要用于商业。

4位数字频率计Multisim仿真实例

数字频率计的设计，内含源码，仿真图。

eda频率计 电路图 单个模块 代码生成模块