该代码是FPGA Verilog硬件语言代码，可实现DDR3的读写操作，采用xilinx的ISE程序编程，在Xilinx K7325t芯片下完美运行。
2021-04-29 19:45:44
45MB
1
本工程是用FPGA K7325T根据DDR3的读写时序对DDR3读写并仿真，对一片地址进行写入后再读出并比对，验证读写的正确性。DDR自带的示例工程就是进行的类似的操作，可以用于验证DDR的硬件设计，但要想在工程中使用，需要自己根据时序写读写的逻辑，示例工程里给出了DDR的Model，可以把Model提取出来供自己使用。
2021-04-22 21:06:18
38.25MB
1