ISE DDR3 2GB Verilog代码

上传者: maddisonn | 上传时间: 2021-04-29 19:45:44 | 文件大小: 45MB | 文件类型: RAR
该代码是FPGA Verilog硬件语言代码,可实现DDR3的读写操作,采用xilinx的ISE程序编程,在Xilinx K7325t芯片下完美运行。

文件下载

资源详情

[{"title":"( 2106 个子文件 45MB ) ISE DDR3 2GB Verilog代码","children":[{"title":"pataddr.v <span style='color:#111;'> 4.12KB </span>","children":null,"spread":false},{"title":"ate_main.gise <span style='color:#111;'> 20.37KB </span>","children":null,"spread":false},{"title":"fuse.xmsgs <span style='color:#111;'> 595B </span>","children":null,"spread":false},{"title":"ddr3_dso.xise <span style='color:#111;'> 28.73KB </span>","children":null,"spread":false},{"title":"create_fifo_adc.tcl <span style='color:#111;'> 1.24KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明