基于FPGA的数字钟万年历Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/118653742 欢迎浏览。 由于资源过大超过CSDN 1000M的限制，所以此资源为压缩卷第二卷，第一卷地址为：https://download.csdn.net/download/qq_33486907/20203102 两卷要放在同一个文件夹下才能解压成功。

数电课程设计 数字钟 ewb仿真 数电课程设计 EWB仿真 除正常显示电子表外，还有有闹钟，整点报时等功能

数电课程设计--数字钟的ewb仿真文件，有译码、七段数码显示功能，能显示时、分、秒计时的结果。

共23页。 用Verilog编写的数字钟与汽车尾灯模块。其中数字钟具有时间显示的基本功能，按键校时校分，闹钟模块（包含校时校分），仿电台报时（四低一高），整点报时，12-24显示切换等强大功能。汽车尾灯用四个按键模拟左转，右转，刹车和倒车选择；六个LED模拟尾灯在不同行驶状态下的显示情况。两个实验均包含详细的原理及代码，且有时序仿真图和模块生成图。共23页，可作为课程设计的参考模板。

任务和要求：系统具有显示时、分、秒的功能；系统具有较时功能；系统具有整点报时功能。 1)时钟计数： 秒——60进制BCD码计数； 分钟——60进制BCD码计数; 时——24进制BCD码计数。 2）通过使能控制端使整个计数器有清零、调时、调分功能； 3）蜂鸣器在整点时有报警驱动信号产生。

通过运用所学的专业知识，设计出数字式时钟原理电路。熟悉智能仪器的设计步骤及方法，掌握通用数字式时钟的组成，各主要单元的作用及电路实现，独立完成该系统的技术方案设计，并掌握相关软件编写的技巧。

将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个闹铃。

1、设计一个具有‘时’、‘分’、‘秒’的十进制数字显示（小时从00～23）计时器。 2、整点报时。仿中央人民广播电台的整点报时信号，即从第59分50秒算起，每隔2秒钟发出一次信号，连续5次，最后一次信号结束即达到整点。不同步扣2分，可通过LED闪烁实现。 3、实现手动校时、校分、校秒功能。（缺一项扣一分，如果利用系统时钟校时，扣1分） 4、定时与闹钟功能，只需要设置分钟和小时。手动设置能在设定的时间发出闹铃声,声音用LED实现。 5、设计一个10个数的倒计时，闪烁显示，闪烁频率自定（无闪烁扣2分）。 6、用LCD液晶屏来显示当前时间。

选择设计基于单片机的时钟显示器，数字钟是一个将“时”、“分”、“秒”显示计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒99毫秒，另外应有校时功能。

74LS48实现24小时时钟数字钟multisim仿真源文件，multisim10及以上版本可以正常打开仿真