搜索【verilog/fpga】的结果

VerilogHDL编写的电子钟

简洁使用verilog语言编写的数字时钟，并且可以输入预设时间调整，时分秒分三段描述，简洁明了

2020-01-03 11:23:49 2KB Verilog FPGA 电子钟 时钟

1

fpga srio例程

本测试程序实现的功能是：通过 SRIO 进行回环方式的数据传输。

2019-12-21 22:26:22 80.63MB verilog fpga srio

1

spi fpga verilog 代码

简单易懂的spi线，使用Verilog语言编写，里面代码分为spi_master.v ;spi_slave.v，并且有仿真环境及testbench代码，强调一点，只是作为快速理解spi总线的，若要用于工程项目的话，还需要添加其他代码，请自行添加。

2019-12-21 22:22:41 67KB spi verilog fpga

1

Vivado dds compiler6.0开发者手册

Vivado dds compiler6.0开发者手册，官网最新版本，有需要的可以下载，用于配置dds ip核

2019-12-21 22:19:11 885KB Verilog fpga dds

1

用Verilog编写的贪吃蛇游戏

用Verilog编写的运行在cyclone2系列ep2c8片上的贪吃蛇游戏

2019-12-21 21:59:54 5.37MB Verilog FPGA cyclone2 贪吃蛇

1

基于FPGA的占空比测量

通过Verilog HDL实现脉冲信号的占空比测量

2019-12-21 21:59:50 2KB Verilog FPGA

1

nrf24l01 verilog发送程序

基于nrf24l01的verilog 发送程序：采集ds18b20的温度数据在lcd1602上显示，按键按下无线发送温度数据

2019-12-21 21:59:44 1.98MB nrf24l01 verilog FPGA

1

verilog uart串行接收发送程序

verilog收发程序，亲测可用，我也是刚学，大家多多指导。

2019-12-21 21:57:10 4KB verilog FPGA UART

1

Verilog实现PHY芯片读写功能MDIO接口工程文件

使用Verilog语言实现PHY芯片读写功能（MDIO芯片），经测试仿真无误，上板子调试读无误写未调。文件内包含Quartus (Quartus Prime 17.0) Standard Edition 的工程文件，以及仿真和调试的程序，功能需求，RTL8211datasheet。

2019-12-21 21:52:03 8.83MB MDIO Verilog FPGA MDC

1

基于ram的简易串口数据收发系统

基于ram的简易串口数据收发系统，采用verilog语言编写

2019-12-21 21:46:52 896KB verilog FPGA ram

1