新思科技全新嵌入式视觉处理器IP核为人工智能芯片提供业界领先的35 TOPS性能.pdf
2021-07-11 12:04:38
730KB
基于FPGA的PCI总线IP核设计，学生毕业论文，主要描述PCI的操作比较全面，适合PCI总线开发的初学者参考使用。
2021-07-10 23:22:53
15.44MB
1
采用IP核的设计方法，将外设组件互连标准(PCI)总线接口与具体功能应用集成在一个FPGA上芯片， 提高了系统的集成度。在对PCI IP核进行概述的基础上，介绍了IP核的设计方法，实现了PCI总线接口，并设计DMA 控制器解决了接口和主机间的数据传输瓶颈问题，最后说明了驱动程序的设计方法。通过在PCI机箱的实验测试，设计在功能和时序上均符合PCI技术规范，而且硬件工作稳定可靠，达到预期目标。
2021-07-10 23:10:37
98KB
1
本文是总结aurora 64B/66B ip的学习成果。主要是从ip核的设置与ip的例程代码，以及aurora的读写时序三方面来介绍aurora的使用情况。
2021-07-05 17:22:46
650KB
1
详细介绍了Xilinx Vivado PLL IP核的使用及设置，适合入门学习及设计参考。对每一个选项的含义及作用做了详细的介绍。自己写的啊。
2021-07-05 02:18:37
511KB
1
基于FPGA的千兆以太网ip核源码，同时支持10/100M传输，功能比较完善，验证测试过
2021-06-28 17:58:07
3.05MB
1
quartus ii的双端口RAM实现。双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM），伪双口RAM，一个端口只读，另一个端口只写，且写入和读取的时钟可以不同，位宽比可以不是1:1；而双口RAM两个端口都分别带有读写端口，可以在没有干扰的情况下进行读写，彼此互不干扰0；
2021-06-27 19:08:30
992KB
1