Verilog编写的采集PCM1750串行输出的代码(测试通过)

上传者: u010273521 | 上传时间: 2019-12-21 21:18:55 | 文件大小: 4.18MB | 文件类型: rar
使用ISE14.3编译环境。FPGA采用的是Spartan6系列,板子是Nexys3。

文件下载

资源详情

( 498 个子文件 4.18MB ) Verilog编写的采集PCM1750串行输出的代码(测试通过)
GeClk5MHz.xco 8.03KB
create_GeClk5MHz.tcl 1.23KB
GeClk5MHz_exdes.ncf 3.08KB
GeClk5MHz_flist.txt 1.96KB
coregen.cgp 238B
......
文件过多,未全部展示
[{"title":"( 498 个子文件 4.18MB ) Verilog编写的采集PCM1750串行输出的代码(测试通过)","children":[{"title":"GeClk5MHz.xco <span style='color:#111;'> 8.03KB </span>","children":null,"spread":false},{"title":"create_GeClk5MHz.tcl <span style='color:#111;'> 1.23KB </span>","children":null,"spread":false},{"title":"GeClk5MHz_exdes.ncf <span style='color:#111;'> 3.08KB </span>","children":null,"spread":false},{"title":"GeClk5MHz_flist.txt <span style='color:#111;'> 1.96KB </span>","children":null,"spread":false},{"title":"coregen.cgp <span style='color:#111;'> 238B </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • 观雨听风的海角 :
    挺不错的,我正好用的也是Nexys3的开发板,可以试一试
    2014-09-25
  • xlong1 :
    比较简单, 作为入门可以看看吧
    2014-06-25

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
服务器状态检查中...