High_Speed_Serdes_and_Applications
2021-09-29 23:28:56 9.38MB HighSpeed Serdes Applications
1
llc设计经典文章,建议反复读
2021-09-28 10:14:04 4.22MB LLC 开关电源
1
Reduced-Rank MDL Method for Source Enumeration in High-Resolution Array Processing
2021-09-26 20:04:35 1.1MB 研究论文
1
High-quality 3D shape measurement using saturated fringe patterns
2021-09-26 19:07:25 6.22MB 3D结构光
1
HLS高层次综合,多大6大类,20多例程,并配有配套的PDF文档,非常好的资料!!
2021-09-26 15:10:01 8.69MB HLS 高层次综 FPGA
1
datamicroarray:小样本,高维微阵列数据集的集合,用于评估机器学习算法和模型
2021-09-23 21:04:59 90.52MB machine-learning r cancer high-dimensional-data
1
高速ADC测试和评估方法,Understanding High Speed ADC Testing and Evaluation
2021-09-23 13:06:12 1.95MB 高速ADC 测试 评估
1
国外高性能AC电机模型分析与控制文档,介绍了电机理论的公式推导分析以及同步电机模型,矢量控制,直接转矩控制,无传感器控制等。
2021-09-22 15:31:35 4.36MB 英文电机资料 高性能电机控制
1
FPGA上的可扩展矩阵矩阵乘法 该存储库包括用于Xilinx FPGA的矩阵矩阵乘法(A * B = C)的纯Vivado HLS实现,使用Xilinx Vitis / SDx / SDAccel实例化内存和PCIe控制器并与主机接口。 在上进行的实验实现了一半,单精度和双精度的462 GFLOP / s,301 GFLOP / s和132 GFLOP / s,其中跨越三个SLR的路由是主要瓶颈,阻止了进一步扩展。 该代码不是特定于设备的,可以为Xilinx OpenCL运行时支持的任何Xilinx FPGA进行配置。 内核也已验证可在TUL KU115和Alveo U250板上执行,结果相似。 该实现使用脉动阵列方法,其中线性连接的处理元素计算对输出矩阵图块的外部乘积的不同贡献。 在 [1]中介绍了用于实现该内核的方法。 有关我们应用的优化技术的一般说明,请参阅有关的文章[2]。
2021-09-16 09:28:32 46KB fpga hls high-level-synthesis vivado-hls
1
免责声明 (地址已挂) 官方已不再维护该软件,本人基于高分屏截图不全原因,优化并维护该软件,如有侵权请联系删除! 介绍 A best screenshot small tool (support high dpi screenshots) 一款好用的截图小工具(支持高分屏截图) 版本说明 SETUNA 3.x 版本的运行要求(持续更新)() Windows 10 14393 及以上 查看Win10系统版本:设置 -> 系统 -> 关于 -> Windows 规格详情页里的 操作系统版本 安装 .Net Framework 4.7 组件 SETUNA 2.x 版本的运行要求(停止维护)() 安装 .Net Framework 2.0 组件 注意: 如果系统不达要求的,可以尝试使用 3.x 版本,如果出现 截图时屏幕会被缩小 问题,那只能用回 2.x 版本. 3.x 的版本缓存格式变更了,所以
2021-09-16 08:43:52 33.24MB screenshot dpi printscreen dpi-scaling
1