目前异构加速器的实现主要借助于专用集成电路（ASIC）、图形处理单元（GPU）、现场可编程门阵列（FPGA）等异构计算部件。在上述几种典型的异构体系结构中，基于FPGA和CGRA等可重构体系结构的异构加速器具有以下两个优点：
第一，FPGA和CGRA等结构内部包含大量可配置的逻辑电路，能够满足特定应用的高性能和低功耗的运行要求，从而获得较高的效能比。
第二，由于目前新型应用的种类多样、迭代速度快，而采用ASIC进行加速器设计的周期又比较长，与之相比，采用FPGA和CGRA等可重构体系结构能够快速实现原型系统，并能够根据应用和算法的迭代进行演化，具有良好的定制性和可重构特性。
近年来，在体系结构的顶级国际会议上，涌现了一批以可重构体系结构为基础的异构加速器工作，成为学术界的研究热点。与此同时，基于FPGA的加速器平台也成为工业界关注的关键技术之一，国际知名的公司如Intel、微软等都将可重构计算加速器作为构建下一代异构加速器的重要平台，将其广泛应用于数据中心和嵌入式设备中。
为了更好的回顾近年来的可重构计算加速器相关工作，报告将以最近的可重构计算加速器体系结构以及算法应用等高
2021-05-09 21:11:07
222KB
1
MIT科研团队在2020年isscc上有关深度学习处理器的教程，包含视频和文档资料，欢迎下载学习
2021-05-08 17:02:29
154.5MB
1
基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器，基于FPGA的深度学习加速器。
2021-04-21 09:38:52
4.27MB
1
设计实现了加速Microsoft GDI中AlphaBlend、BitBlt、MaskBlt、StretchBlt、TransparentBlt等函数的硬件结构;对函数实现中缩放算法的数据相关性进行研究,提出一种高效的缩放结构,与Marvell PXA300相比性能有明显提升.并且使用FPGA对本结构进行验证,结果与Microsoft GDI一致,在SMIC 0.13μm CMOS工艺标准单元库下使用Design Compiler进行综合,频率可达203MHz.
2021-03-28 17:07:25
227KB
1