在stm32单片机上，用IO口的上升沿和下降沿终端设计的I2C从机代码。测试通过。所有过程用状态机来控制，没有cpu空延时。
核心代码和单片机相关代码分开，方便移植。
主要用在项目验证和学习交流！
2021-03-01 10:03:48
3KB
1
AXI4主机从机源码对应分析：
1. 首先主机会在状态机的控制下在四个状态中跳转，分别时IDLE、INIT_WRITE、INIT_READ、INIT_COMPARE，一开始处于IDLE状态，在init_txn_pulse信号的控制下可跳转到INIT_WRITE状态。在INIT_WRITE状态，init_txn_pulse信号只控制了第一次产生start_single_burst_write信号高电平，而后面start_single_burst_write信号高电平的产生主要依靠burst_write_active信号控制
2021-02-23 19:31:49
1.7MB
1
ahb2 master and slave agent implemented with UVM. download from github, pretty good
2021-02-19 22:43:30
72KB
1
verilog实现I2C通信的slave模块源码状态机设计可做I2C接口的仿真模型,module I2C_slv (
input [6:0] slv_id,
input RESET,
input scl_i, //I2C clk
input sda_i, //I2C data in
input [7:0] I2C_RDDATA,
////////////////////////output reg sda_o, //I2C data out
output reg reg_w, //reg w
..
2021-02-05 17:06:08
2KB
淘宝购买的玩意：包括FreeModbus从栈协议和补充的主栈协议，采用RTU模式，主从协议栈与uC/OSIII进行的整合，并在STM32F407硬件平台上进行了移植，经过调试和测试，运行正常。
2021-01-28 04:00:22
1.1MB
1
一个简单的verilog版本的I2C接口。
input clk;
input rst;
inout sda;
input scl;
output [7:0] myReg0;
output [7:0] myReg1;
output [7:0] myReg2;
output [7:0] myReg3;
input [7:0] myReg4;
input [7:0] myReg5;
input [7:0] myReg6;
input [7:0] myReg7;
2021-01-14 20:26:51
1.25MB
1
要开发基于单片机的一个产品，需要modbus协议，在网上搜集的需要用到的资料和软件。
2021-01-11 13:20:45
4.42MB
1
modbus poll 最新版，Modbus Poll version 9.4.0 Build 1407 包含32位和64位。带有 SN。
支持串口，TCP/IP UDP/IP的modbus协议用工具。
Modbus Slave 最新版 Modbus Slave version 7.3.0 Build 1402 包含32位和64位。带有 SN。
亲测可用，支持win7,win8, win10，
2020-12-17 11:03:23
5.17MB
1