2005 电子书 锁相环(PLL)电路设计与应用
2023-03-01 17:04:57 24.13MB 锁相环 鉴相器
1
NCS8803是一颗HDMI1.4转EDP的芯片,功耗187mw,耐高温。
2023-02-28 23:38:52 961KB NCS8803 HDMI EDP
1
Altium公司官方推出的一款蓝牙模块电路设计实例,采用刚性-柔性复合板结构设计(Rigid-Flex composited printed circuit board,RFPCB)可以在PCB绘图中使用3D功能看到其翻折后的效果。
2023-02-26 22:38:34 18.84MB 电路设计 AltiumDesigner
1
摘要:针对桥式拓扑功率MOSFET因栅极驱动信号振荡产生的桥臂直通问题,给出了计及各寄生参数的驱动电路等效模型,对栅极驱动信号振荡的机理进行了深入研究,分析了驱动电路各参数与振荡的关系,并以此为依据对驱动电路进行参数优化设计,给出了实验波形。理论分析和实验结果表明,改进后的驱动电路成功地解决了驱动信号的振荡问题,从而保证了功率MOSFET能够安全、可靠地运行。   关键词:振荡;驱动电路;桥式拓扑结构   引言       功率MOSFET以其开关速度快、驱动功率小和功耗低等优点在中小容量的变流器中得到了广泛的应用。当采用功率MOSFET桥式拓扑结构时,同一桥臂上的两个功率器件在转换过程
1
图4.14正弦信号20倍内插多相实现仿真图 用FPGA设计多相结构插值时,主要由4个模块构成。它们分别为时钟及控 制模块、输入存储控制模块、系数模块和滤波器模块。具体实现框图如4.15所示: 图4.15多相插值结构实现框图 时钟模块由FPGA中自带的时钟模块构成,而控制模块可以起到辅助的作用, 即可以选择使用外部输入的时钟作为插值时钟。此外,控制模块还可以根据输入 信号强弱对滤波后的输出的不同位进行取舍控制。 输入存储模块由25个寄存器构成,其输入时钟与输入信号的采样时钟同步, 但读取时钟为插值时钟,这样在每个寄存器中存储的数据可以读取20次。保证了 后面的滤波器模块可以被复用20次。 系数模块由ROM及存储在其中的系数构成,在此设计中,有25个深度为32, 字长为16 bits的ROM构成。每个ROM中相同地址上的数共同构成每个单通道的 1 8 6 4 2 O O O O O 1 8 6 ‘ 2 O O O O O
2023-02-24 14:13:50 3.46MB 信号处理
1
高速窄脉冲激光驱动电路是实现高分辨率激光测距的关键。 介绍了高速窄脉冲激光驱动电路的工作原理,推导出驱动电路主要 元器件参数的计算公式,设计的由普通元器件组成的高速窄脉冲激光器的驱动电路,在调制频率为 52MHz 时,实测光信号占空比约为 11%,能 量效率为 10%,光信号边沿约为 1ns。 可用于便携式的高辨率激光测距。
2023-02-23 18:10:41 603KB 激光器 脉冲 激光雷达 驱动电路
1
本文根据一些引起火灾的社会现象,设计了一种基于单片机的节能断电保护电路。
2023-02-23 17:20:18 54KB 单片机 51 断电保护 文章
1
实验一 用原理图输入方法设计8位全加器 1.实验目的和要求 本实验为综合性实验,综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载,硬件验证自己的设计项目。 2.实验原理 1位全加器可以用两个半加器及一个或门连接而成,半加器原理图的设计方法很多,我们用一个与门、一个非门和同或门(xnor为同或符合,相同为1,不同为0)来实现。先设计底层文件:半加器,再设计顶层文件全加器。 半加器的设计: 半加器表达式:进位:co=a and b 和:so=a xnor ( not b ) 半加器原理图如下: 全加器的设计: 全加器原理图如下:…………………………………………………………………………………………………………………………………………………………
1
TINA-TI软件的初学者学习指南,主要讲解里面工具的使用,版本不是十分清晰,但不影响查看学习
2023-02-21 16:08:44 15.26MB TINA TI
1
前置放大器的电路设计图前置放大器的电路设计图信号调理电路采用±5 V电源供电,功耗仅为40 mA,适合便携式高速、高分辨率光强度应用,如脉搏血氧仪。信号调理电路
1