聚氯乙烯/霞石复合材料的结构流变学及力学性能，吴德峰，赵洪卫，采用熔融共混制备了聚氯乙烯/霞石复合材料（PVC/NE），并对其形态、结构流变学和力学性能进行了测试。小振幅振荡剪切(SAOS)测试结果�

Ti-SBA-15的合成、表征及光催化性能的研究，陈志惠，，含钛介孔光催化剂兼具了介孔材料和二氧化钛的特点和优势,对于这类材料的制备最近受到了研究人员的广泛关注。本文通过原位法和后�

基于二维镧系配位聚合物与氨基修饰的SBA-15和MCM-41共价连接的介孔复合材料的热稳定性和发光性能研究，杨莉梓，王珺，本文合成了一系列发光介孔材料，通过三种新型二维配位聚合物([Tb2(DEF)(L)3]n (Tb-L); [Ln(H2O)2(L)2]n, Ln=Eu (Eu-L), Nd (Nd-L); H2L=5-甲氧基-(4-苯甲醛)

介绍了矿用永磁调速装置的结构和原理,设计了一种基于正弦曲线的调速沟槽形式,并对调速沟槽的接触应力进行有限元分析计算。将永磁调速装置中的轴向力与气隙值进行函数曲线拟合,结合调速沟槽的特性曲线得出不同气隙下调速所需的扭矩值;通过试验得到执行器实际输出扭矩值,将扭矩的理论计算值与试验结果进行对比,发现两者变化趋势相同,扭矩峰值误差为5.5%,吻合度较高。通过函数曲线拟合的数值计算方法量化了不同气隙下的调速扭矩值,可为永磁调速装置调速机构的研究提供技术支持。

通常用耐雷水平和雷击跳闸率来衡量输电线路的耐雷性能和安全性。为了提高其计算精度,利用电力系统电磁暂态仿真软件ATP-EMTP对跳闸率进行仿真计算,并结合目前带单避雷线和使用上字型直线塔的现状,改进了常用的电气几何模型(EGM)绕击特性分析方法。对比分析结果表明,改进后的计算方法和计算结果更加符合实际情况。同时对比分析了耐雷水平对跳闸率的影响,并对110kV输电线路提出改善耐雷性能的措施。

研究了固溶处理温度对热轧态10Cr21Mn16NiN高锰氮奥氏体不锈钢微观组织、力学性能和腐蚀性能的影响,并进一步揭示了该材料的低温韧脆转变行为。结果表明,随着固溶温度的升高,屈服强度和抗拉强度逐渐降低,而延伸率和耐腐蚀性能逐渐增大。这是因为高温固溶促进了热轧阶段形成的有害相重新溶解,从而消除析出相对性能带来的不利影响。10Cr21Mn16NiN钢在低温冲击载荷下表现出明显的韧脆转变行为,韧脆转变温度在-110℃附近,高于-110℃可以获得强度与韧性的良好配合。

为提高母型船阻力性能，以船体阻力性能为优化对象，基于改造母型船法，研究船舶球鼻艏以及船尾线型的改变对船舶阻力性能的影响。采用高度集成化的Tribon系统、可视化绘图软件Auto CAD及CFD(Computational Fluid Dynamics)通用前处理软件ICEM联合建模的方法来建立船体模型。通过模拟计算结果与实验值的对比分析，验证CFD技术在船舶阻力性能预报中的合理性和有效性。通过对比3种不同球鼻艏时的船体阻力得知：从阻力性能方面考虑，对于低速丰满型船舶选用普通型球鼻艏以及中高速船舶采用上翘型

该项目的目的是设计和分析拖船的推进系统，以实现最佳性能。 在这样做时，遵循了某些批准的程序； 这些程序包括使用ITTC方法，Gertlers图，Bp图等来获得所需的拖船尺寸，以估算拖船的裸船阻力，并估算克服该阻力所必须使用的有效功率。 开发了数字软件代码来确定推进系统的各种性能指标。 使用有效功率作为选择主机的基础，并评估了能够在不同海况下推进拖船的合适螺旋桨的设计。 在此设计中还考虑了螺旋桨气穴现象。 因此，为了使发动机与螺旋桨匹配，在300-500 rpm的转速范围内进行了一系列计算，以有效地确定发动机与螺旋桨的匹配点。 结果表明，发动机与螺旋桨的匹配点分别为335 rpm和2550 KW。 这为选择具有可接受海上服务裕度的主机提供了指导。 所有设计均按照分类组织和规定进行。

中文名: 提高C++性能的编程技术 作者: [美]Dov Bulka 译者: 左飞 等 图书分类: 软件 资源格式: PDF 版本: 扫描版 出版社: 电子工业出版社 书号: 9787121129377 发行时间: 2011年03月 地区: 大陆 语言: 简体中文 内容简介: 很多程序员及软件设计师都认为，用C++开发意味着放弃程序性能提升的可能。在很多人眼里，使用C++来开发那些效率至上的应用无疑将导致一场空前的浩劫。因此，在许多性能敏感型领域，诸如网络协议、操作系统内核、移动设备驱动等等，C++都常常处于被冷落的境地。 而本书正是对这种错误观念的最有力回击。本书揭示了C++开发高效应用的潜力，向广大读者展示了大量实用的C++面向对象编程技术。通过改善普遍藏匿于设计编码过程暗处的缺陷，这些技术无一不为C++的性能提升带来最为强劲的动力。 本书详细讨论了临时对象、内存管理、继承、虚函数、内联、引用计数以及STL等一切有可能提升C++效率的细节内容。最终，该书将C++性能提升的各种终极利器，完美地呈现在广大读者的面前！无论你是相关领域的从业人员，还是C++程序设计爱好者，或者是渴望突破编程瓶颈、大幅提升自我修为的程序设计爱好者，本书都必将使你获益良多。 目录: 导读 1 第1章 跟踪实例 10 1.1 初步跟踪的实现 12 1.2 要点 18 第2章 构造函数和析构函数 20 2.1 继承 20 2.2 复合 32 2.3 缓式构造 34 2.4 冗余构造 37 2.5 要点 41 第3章 虚函数 43 3.1 虚函数的构造 43 3.2 模板和继承 46 3.3 要点 51 第4章 返回值优化 52 4.1 按值返回机制 52 4.2 返回值优化 54 4.3 计算性构造函数 57 4.4 要点 58 第5章 临时对象 59 5.1 对象定义 59 5.2 类型不匹配 60 5.3 按值传递 63 5.4 按值返回 64 5.6 使用op=()消除临时对象 66 5.7 要点 67 第6章 单线程内存池 69 6.1 版本0：全局函数new()和delete() 70 6.2 版本1：专用Rational内存管理器 71 6.3 版本2：固定大小对象的内存池 76 6.4 版本3：单线程可变大小内存管理器 80 6.5 要点 87 第7章 多线程内存池 88 7.1 版本4：实现 88 7.2 版本5：快速锁定 91 7.3 要点 95 第8章 内联基础 96 8.1 什么是内联？ 96 8.2 方法调用的代价 100 8.3 因何内联？ 105 8.4 内联详述 105 8.5 虚方法的内联 107 8.6 通过内联提升性能 108 8.7 要点 109 第9章 内联——站在性能的角度 110 9.1 调用间优化 110 9.2 何时避免内联？ 115 9.3 开发阶段及编译期的内联考虑 118 9.4 基于配置的内联 119 9.5 内联规则 123 9.6 要点 125 第10章 内联技巧 126 10.1 条件内联 126 10.2 选择性内联 127 10.3 递归内联 129 10.4 对静态局部变量进行内联 134 10.5 与体系结构有关的注意事项：多寄存器集 136 10.6 要点 137 第11章 标准模板库 138 11.1 渐近复杂度 138 11.2 插入 139 11.3 删除 146 11.4 遍历 149 11.5 查找 150 11.6 函数对象 152 11.7 比STL更好？ 154 11.8 要点 157 第12章 引用计数 158 12.1 实现细节 160 12.2 已存在的类 172 12.3 并发引用计数 175 12.4 要点 179 第13章 编码优化 180 13.1 缓存 182 13.2 预先计算 183 13.3 降低灵活性 184 13.4 80-20法则：加快常用路径的速度 185 13.5 延迟计算 189 13.6 无用计算 191 13.7 系统体系结构 192 13.8 内存管理 193 13.9 库和系统调用 194 13.10 编译器优化 197 13.11 要点 198 第14章 设计优化 200 14.1 设计灵活性 200 14.2 缓存 204 14.3 高效的数据结构 208 14.4 延迟计算 208 14.5 getpeername() 209 14.6 无用计算 212 14.7 失效代码 213 14.8 要点 214 第15章 可扩展性 215 15.1 对称多处理器架构 217 15.2 Amdahl定律 218 15.3 多线程和同步 220 15.4 将任务分解为多个子任务 221 15.5 缓存共享数据 222 15.6 无共享 224 15.7 部分共享 226 15.8 锁粒度 228 15.9 伪共享 230 15.10 惊群现象 231 15.11 读/写锁 233 15.12 要点 234 第16章 系统体系结构相关话题 235 16.1 存储器层级 235 16.2 寄存器：存储器之王 237 16.3 磁盘和内存结构 241 16.4 缓存效应 244 16.5 缓存抖动 246 16.6 避免跳转 247 16.7 使用简单计算代替小分支 248 16.8 线程化的影响 249 16.9 上下文切换 251 16.10 内核交叉 254 16.11 线程化选择 255 16.12 要点 257 参考文献 258 索引 260

内存时序 　　一种参数，一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依次为：CAS Latency（简称CL值）内存CAS延迟时间，他是内存的重要参数之一，某些牌子的内存会把CL值印在内存条的标签上。RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间。Row－precharge Delay（tRP），内存行地址选通脉冲预充电时间。Row－active Delay（tRAS），内存行地址选通延迟。这是玩家最关注的4项时序调节，在大部分主板的BIOS中可以设定，内存模组厂商也有计划的推出了低于JEDEC认证标准的低延迟型超频内存模组，在同样频率设定下，最低“2-2-2-5”这种序列时序的内存模组确实能够带来比“3-4-4-8”更高的内存性能，幅度在3至5个百分点