-实例化模块 -从模块插入REG,WIRE -生成测试激励模板 -为测试激励自动插入默认标头
2021-11-02 16:10:24 66KB FPGA VERILOG
1
Verilog UART modelsim仿真,非常实用,原创,HDLBUF. 文档后面再添加
2021-11-01 20:50:34 22.83MB FPGA VERILOG UART 串口
1
包含国内外一些基本设计实例,更好掌握verilog的代码和逻辑设计理解,进一步提高自己。
2021-11-01 18:11:21 97.88MB fpga verilog 程序设计
1
网上找来编写testbench的一些总结,对初学者非常有用(基于verilog)
2021-11-01 00:56:36 56KB testbench FPGA verilog 仿真
1
在RAM中循环产生0~Z的数据,产生数据都是速度由变量rate控制,RAM写满时写入SD卡存储起来,一次写入一个block。程序主要采用了有有限状态机和verilog行为级描述,组合电路与时序电路严格分开,注释较为清楚。
2021-10-30 14:40:49 10.22MB sram spi fpga verilog
1
/////////////////////////////////////////////// 嵌套实现 工具:quartus17+modelsim
2021-10-25 21:32:00 2.88MB Verilog
1
一个带异步清零端的同步可逆模10计数器。同时提供1位LED数码管计数显示。M为 控制端,M=0,增1计数器,M=1,减1计数器;clr为清零端,高电平有效。Start:启动信号,高电平有效。
2021-10-22 20:16:55 282KB SOC 计数器 FPGA Verilog
1
Digital Integrated Circuit Design Using Verilog and Systemverilog 作者: Ronald W. Mehler; 语种: 英语(English) 出版日期: 2014-09-30 出版社: Newnes 页数: 448 简介:作者是加州大学北岭分校教授,在数字电路设计领域具有很深的造诣,这本教材是其学术集大成
2021-10-21 23:14:47 67.93MB 数字集成电路 IC FPGA Verilog
1
杜勇老师编著的 的全部源码例程.
2021-10-21 21:31:24 35.81MB FPGA Verilog 锁相环
1
明德扬至简设计与应用-FPGA实验手册和B站视屏配套,并且有详细的动手项目实践,附代码。非常适合刚开始学习FPGA的小伙伴,手册适合入门学习,后多做项目慢慢熟练。
2021-10-19 11:43:39 30.03MB FPGA verilog
1