这是我上次发的续集，很详细，很值得看一看

本程序为模拟进程管理系统，并设计MFC界面，系统内包含银行家算法、FIFO算法、短作业优先算法和优先级优先算法，进程可自由创建，并可以进行进程的单步运行、阻塞唤醒操作，显示界面分3部分，分别为就绪进程、阻塞进程和全部进程。环境为VS 2015，没有引入其他包。

异步FIFO设计的源代码，工程，仿真波形 verilog

仅仅讨论一下AXI_Stream_Data_FIFO这个IP核的用法，从这个IP核入手，实际掌握tvalid、tready的用法，对日后整体了解并掌握AXI，应该会有帮助。

如果你的屏幕一直显示，OV7670 ERR 如果你的MID（PID） 读出来是65535（0xffff），那就来试试吧 比你花大几十元重新买个带晶振，fifo的便宜多了 STM32F407ZGT6 适用，亲测可行，不行你砍我（当然你接线什么的要弄好，程序没毛病）

通过利用VC++建立MFC中控件形式模拟建立页面淘汰算法演示，中间环节除了要写出三种重要算法的具体代码之外，还要继续利用之前学过的C++控件知识，很多控件的使用需要借助于网上的实例代码，然后自己慢慢摸索，并结合自己的三种FIFO、OPT、LRU算法的代码，组合出整个代码模块。

V5-342-FreeRTOS实验_FreeRTOS+RS232 （串口中断，FIFO机制与PC通信）

请求页式管理缺页中断模拟设计--FIFO、LRU 页式段式管理

用于摄像机（线阵CCD或面阵CCD均可）数据采集，USB同步传输，Slave Fifo

1小时玩转数字电路.rar AHB-SRAMC和FIFO的设计与验证.rar clock skew.rar IC攻城狮求职宝典.rar linux basic.rar Linux EDA虚拟机 - 个人学习IC设计.rar Perl语言在芯片设计中的应用.rar SoC芯片设计技能专题.rar SystemVerilog Assertion断言理论与实践.rar SystemVerilog_Assertions_应用指南-源代码.rar uvm-1.2.rar VCS_labs.rar Verdi 基础教程.rar Verilog RTL 编码实践.rar [Cadence.IC设计.全资料教