DDR3协议英文版，DDR3 SDRAM Standard_JESD79-3D标准协议

本文是作者在华为工作期间写的一篇对DDR3全面的总结，当时有好几年经常接触DDR3的设计与测试，期间总结了大量的知识点，于是业余时间汇总起来写成本文，因为DDR3属于业界通用的器件，其中知识也不涉及到公司秘密，所以分享出来供大家参考。 文章摘要： DDR，在PC、手机、通信设备等产品中广泛应用。而随着技术发展以及用户需求提高，内存不断升级，从SDRAM, DDR, DDR2、再到DDR3，现在DDR4也开始大规模应用。其特点就是速率、容量不断提高，而且性能、功耗方面也不断优化。内存技术是很多软件、硬件、逻辑、测试工程师们关注的重点。但由于其复杂程度较高，同时，英文资料复杂，理解困难，而中文资料能较全面详细描述DDR3的文献匾乏、零散。记得刚接触DDR3时真是一头雾水，一直在其表面徘徊很久。身边小伙伴也是同感。 作者所从事的硬件领域常常接触DDR，在这方面有一些难忘的经历，期间也积累了一些知识。出于经验传承的目的，特写下本文。内存已经历多代，但很多知识是相通的，本文拿当前主流的DDR3作为重点去讲解。出于能力水平及篇幅原因，本文未能周全深入描述DDR3所有特性或者某些地方存在错误，还望读者谅解和指正。同时，本书在一些地方引用了其他文献中的图文，会在相应地方加以说明。在此，衷心希望本文能给能给想了解DDR3技术的同学提供帮助。 本文分为以下八章内容： 第一章 DDR3基础 第二章 DDR硬件设计 第三章 DDR3几个关键技术 第四章DDR3工作流程、参数详解 第五章 DDR3训练 第六章 DDR3信号完整性测试 第七章 DDR3问题案例 第八章 SDRAM、DDR、DDR2、DDR3、DDR4对比

DDR3_FIFO设计和调试.rar

DDR3相关的一些协议，以供学习

JESD标准规范，包括DDR、DDR2、DDR3、DDR4四种内存颗粒的设计规范

FPGA_ARM与DDR3布线指南

DDR3 204-pin sodimm Allegro封装库，给需要的人吧。

本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储管理。

MT7621A官方原理图

瑞芯微RK3288核心板官方参考设计资料（包括Cadence allegro LPDDR2 DDR3设计原理图+PCB+硬件设计说明文档）： K3PE7E00QM-BGC2_216F_12x12_R10.pdf RK3288-DDR3P416SD6-V13-20140619HJH RK3288-DDR3P416SS6-V12-20140619HJH RK3288-LPDDR2AP232SD6-V12-20140619LGL RK3288-LPDDR2AP232SD6-V22-20140620LGL RK3288-LPDDR2BP132SD6-V10-20140821LJ RK3288-LPDDR2BP132SD6-V10-20140821LJ.rar RK3288-LPDDR2CP132SS6-V15-20140623HJH RK3288-LPDDR3P232SD6-V12-20140623HXS RK3288-LPDDR3P232SD6-V22-20140623J SDK模板列表_RK3288(更新至20140922).xls SEC_K3PE0E00_Datasheet_Ver.1.00.00_Final for Common.pdf