Altera FPGA RapidIO(srio, 串行快速IO协议)IP核用户手册
2021-11-01 17:09:01 1.9MB SRIO userguide
1
解决电脑与fpga相连时,通用串口无法识别的问题,下载本驱动,更新驱动。
2021-10-31 13:14:40 357KB verilog quartus FPGA
1
DDR3 读写测试工程,由nios控制端发送读写控制命令,里面有相应仿真文件,程序在板子上是可以正常运行的,欢迎交流;
2021-10-28 09:03:08 82.81MB 存储器验证 DDR3测试 IP核验证 AlteraNIOS
1
Altera FPGA在线升级文档,根据文档加入Altera的IP核,实现对EPCS数据的更新升级,从而最终实现对FPGA的在线升级。
2021-10-27 17:24:16 939KB FPGA在线加载 Remote update
1
文章内容为Altera FPGA带NiosII内核程序的JTAG下载方法。
2021-10-26 20:19:05 61KB altera FPGA NiosII内核程序 JTAG下载方法
1
基于Altera公司的开发板DE2--EP2C35F672C6,制作的电子琴,实现do、re、mi、fa、sol、la、xi、do八个音调,并可选择手动或自动播放,其中手动播放可实现存储与回放。并可实现液晶屏对音符的显示。
2021-10-26 09:45:47 3MB 电子琴
1
Altera 器件的LVDS IP核简介 Quartus® II软件的MegaWizard® Plug-In Manager管理器提供了针对LVDS信号处理的IP核,包括LVDS发送核(altlvds_tx)与LVDS接收核(altlvds_rx)。
2021-10-26 09:32:27 218KB LVDS Altera altlvds FPGA
1
Altera.Quartus.II.v9.1破解器
2021-10-25 22:43:42 3.18MB Altera.Quartus.II.v9.1破解器
1
flash的读电子签名(rdid)完整工程文件,编译环境quartus13.0,仿真软件altera-modelsim。内含m25p16仿真模型文件,在sim文件夹的flash_sim_lib中
2021-10-24 21:55:44 521KB flash m25p16 Verilog altera
1
Altera OpenCL入门 有基本使用流程 短时间学会在fpga上进行opencl开发
2021-10-24 21:28:17 541KB Altera OpenCL
1