搜索【FPGA/CPLD】的结果

基于ZYNQ-7000系列FPGA的HDMI控制驱动显示代码

2021-02-11 13:03:08 85KB fpga fpga/cpld ZYNQ-7000

1

软件无线电课程和一些FPGA设计思想

2021-02-08 09:04:47 22.06MB fpga/cpld

1

EP4Ethernet.rar

接口为RGMII，测试器件为DE2-115开发板

2021-02-08 09:04:46 7.17MB fpga/cpld 以太网 verilog

1

Win7 上安装 synopsys 工具

用于安装FPGA开发的Synplify，其综合速度优于vivado和quartus自带的综合器，可以大大加速FPGA开发速度

2021-02-05 20:03:39 927KB fpga/cpld

1

基于FPGA的ds18b20控制设计代码.rar

基于sparant6系列FPGA的小项目设计(4)——代码文件

2021-02-02 00:07:02 6KB fpga fpga/cpld

1

基于sparant6系列FPGA的红外遥控解码设计代码.rar

基于sparant6系列FPGA的小项目设计(3)——代码文件

2021-02-02 00:07:02 2KB fpga/cpld fpga

1

基于sparant6系列FPGA的LCD1602控制设计

基于sparant6系列FPGA的小项目设计（2)——代码文件

2021-02-02 00:07:01 3KB fpga fpga/cpld

1

electronic_organ.rar

基于Verilog HDL语言，针对以 Altera 公司的 MAX II 系列可编程器件 EPM1270T144C5 为核心芯片的可编程器件实验板设计实验简易电子演奏琴程序，北京邮电大学2019级信通院数字电路实验大作业

2021-01-31 11:06:27 1.89MB verilog fpga/cpld 电子琴 EPM1270T144C5

1

c_ug902-vivado-high-level-synthesis（中文）.pdf

初学Xilinx hls 资料，非常详细，大大提升FPGA开发的效率，官方推荐，全中文对于英文不好的朋友可以看看。

2020-11-19 20:32:55 6.29MB fpga/cpld

1

EDA实验报告_时序逻辑电路_组合逻辑电路

EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc

2020-01-03 11:43:53 236KB EDA VHDL verlog FPGA CPLD

1