xilinx调试DDR3经验,设计平台基于ISE软件,通过图片及文字说明手把手教会DDR3调试
2021-08-07 09:14:49 1.46MB FPGA xilinx
1
https://blog.csdn.net/weixin_40994893/article/details/102687290博客DDR3与V7关于管脚配置的文件,这里单独上传,留待查用,如果直接使用,建议查看此博客的原理图
2021-08-06 09:44:53 18KB DDR3
1
ddr3 4位8位数据 在自用内存上提取的spd内存条文件 需要这资源的朋友很多 我也是找了很久才找到的
2021-08-06 00:31:29 571KB spd
1
DDR3 SPD数据定义,及含义。可以用来学习,甄别真假内存。BIOS工程师 debug。
2021-08-05 21:29:58 205KB DDR3 SPD
1
DDR标准文档,详细描述了DDR3电气规范
2021-07-27 20:07:31 13.87MB DDR3
1
完整版JESD79-3F DDR3协议规范 官网最新原版。 Revision of JESD79-3F, July 2012
2021-07-25 11:38:43 6.34MB JESD79 DDR3 协议 规范
1
MT7621 + MT7915D AX1800的硬件参考设计HDK
2021-07-22 16:07:40 8.19MB MT7621 MT7915D HDK WIFI6
1
HyperLynx 信号完整性仿真实例
2021-07-19 21:05:14 2.35MB 信号完整性仿真实例
1
**重要提醒: 解读已更新到v3, 最后更新时间2021-7-18 194945** 此文档对于JESD标准DDR3做中文解读,轻松理解DDR3标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年,深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次,理解spec文档将极大提高dram水平。数年经验化成一篇解读,不要让时间浪费在不断地寻找spec标准含义的过程中,而是站在经验者之上更上一层楼! 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备! 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别: > CKE是指dram clock时钟 enable与否,注意它和上面的CK有本质区别,CKE可以 理解为是颗粒侧的时钟,但CK是controller和dram交互的时钟。 CK如果没有了,CKE没有意义。但CK如果有,CKE可有可无。 CKE拉低,颗粒进入power down模式,可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值,一般工业级的电阻值 是34, 40, 60, 80, 120欧姆,取最小公倍数,即240欧姆! ......还有更多... ** 本文档不仅仅是DDR3 spec标准文档,而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来,此文是带着理解的解读! 深挖spec内部的原理,让您事半功倍!不要被spec卡住您的前途! ** 因为解读是注释,即文中黄色或绿色下划线的注解,试读看不到,正在想方法如何显示给大家看。 ** 行业标准: 作者有数年spec经验. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! ** 更新: 不定期进行文档更新,保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR3 spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR3 spec!!
2021-07-19 09:00:32 5.28MB DRAM DDR3 DDR4 LPDDR3
**重要提醒: 解读已更新到v2.2, 最后更新时间2021-7-17 165220** 此文档对于JESD标准第一代DDR做中文解读,轻松理解DDR标准。 为何有此文档? > 笔者曾经在dram领域摸爬滚打数年,深深感受到spec标准文档的理解直接影响到dram知识技术的认知和层次,理解spec文档将极大提高dram水平。数年经验化成一篇解读,不要让时间浪费在不断地寻找spec标准含义的过程中,而是站在经验者之上更上一层楼! 祝每个看过此文档的人都可以为"被某国打压的dram技术"增加技术储备! 解读示例: 1 CK_t和CK_c代表什么? > CK_t: CK True, 代表差分信号的正极性clock, 也就是"真"clock/主clock; CK_c: CK Complement, 代表差分clock的负极clock. 2 CKE和CK的区别: > CKE是指dram clock时钟 enable与否,注意它和上面的CK有本质区别,CKE可以 理解为是颗粒侧的时钟,但CK是controller和dram交互的时钟。 CK如果没有了,CKE没有意义。但CK如果有,CKE可有可无。 CKE拉低,颗粒进入power down模式,可以节省功耗。 3 ZQ为什么一般是240欧姆呢? > 因为一般dram都是通过并联电阻实现设置为指定的电阻值,一般工业级的电阻值 是34, 40, 60, 80, 120欧姆,取最小公倍数,即240欧姆! ......还有更多... ** 本文档不仅仅是DDR spec标准文档,而是spec的注释解读 ** ** 翻译成中文? 当然不是翻译, 翻译放到网站上随便都可以翻译出来,此文是带着理解的解读! 深挖spec内部的原理,让您事半功倍!不要被spec卡住您的前途! ** 因为解读是注释,即文中黄色或绿色下划线的注解,试读看不到,正在想方法如何显示给大家看。 ** 行业标准: 作者有数年spec经验. ** 专业: 数年dram问题debug,spec解读专业到位。 ** 咨询: 承诺文档解读有疑问,可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意,可线下联系作者申请退款,作者就有这样的自信敢承诺! ** 更新: 不定期进行文档更新,保证每读一遍都有不一样的感受。 ** 再次提醒: 试读看到的是标准DDR spec, 批注注释才是本文档的价值所在!! 千万不要以为仅仅是DDR spec!!
2021-07-17 17:00:46 1.14MB DRAM DDR 解读 DDR3