Android四大组件——Activity——Activity的生命周期.doc
2022-07-12 13:07:24
689KB
一、设计说明
1.处理器应实现MIPS-Lite2指令集。
a)MIPS-Lite2＝{MIPS-Lite1，lb，sb}。
b)MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为多周期设计。
二、设计要求
3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。
a)数据通路应至少包括如下module：PC(程序计数器)、NPC(NextPC 计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、 DM(数据存储器)等。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024) ，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite2。
b)鼓励你从数据通路的功能合理划分的角
2022-07-10 19:01:01
154KB
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。
b)定时器的设计规范请参看《定时器设计规范.docx》。
三、中断机制
6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE、EPC、PrID。关于这几个寄存器，请大
2022-07-10 19:00:58
299KB
Logisim完成单周期处理器开发
一、设计说明
1.处理器应支持的指令集MIPS-Lite：addu，subu，ori，lw，sw，beq，lui，j。
a)addu，subu可以不支持实现溢出。
2.处理器为单周期设计。
二、设计要求
3.顶层设计视图包括如Figure1所示的部件，即Controller(控制器)、IFU(取指令单元)、GPR(通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、DM(数据存储器)、EXT(扩展单元)、多路选择器及splitter。
a)顶层设计视图的顶层有效驱动信号包括且仅包括：clk、reset。
b)提示：图中的其他字符均不是端口信号。
2022-07-10 19:00:57
482KB
VerilogHDL完成单周期处理器开发
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。
b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。
b)鼓励你从数据通路的功
2022-07-09 19:01:05
114KB
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。
b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。
鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。
2022-07-09 19:01:04
178KB
提出了一种新的基于非周期高折射率差亚波长光栅(HCG)的光功分器(OPS)。该光功分器在实现光功率均分的同时保持高反射率。为实现上述功分器，通过严格耦合波理论分析(RCWA)周期性亚波长光栅在不同的周期和占空比下的反射率和相位分布，从而挑选合理的参数用于设计非周期亚波长光栅以获得特定的反射相移。最后借助于有限元法(FEM)进行数值分析，经计算光功分器的插入损耗为3.27 dB,波长变化范围为1.50~1.60 μm，且很容易与半导体器件集成。
2022-07-09 15:08:42
1.93MB
1
内涵单周期CPU所有代码，各个模块分工清晰，可以直接在希冀平台提交通过。同时内涵一份实验报告，仅供参考。所有代码均为本人手写，不用担心查重。但是你买了别人可能也买了，所以还是自己改改。这个查重率高会直接没分。（单周期CPU简单，价格相对也较低）
2022-07-09 09:06:11
421KB