北京工业大学计算机组成原理课程设计p1 VerilogHDL完成单周期处理器开发实验报告

上传者: shcnb | 上传时间: 2022-07-09 19:01:04 | 文件大小: 178KB | 文件类型: DOCX
一、设计说明 1.处理器应实现MIPS-Lite1指令集。 a)MIPS-Lite1={MIPS-Lite,addi,addiu, slt,jal,jr}。 b)MIPS-Lite指令集:addu,subu,ori,lw,sw,beq,lui,j。 c)addi应支持溢出,溢出标志写入寄存器$30中第0位。 2.处理器为单周期设计。 二、设计要求 3.单周期处理器由datapath(数据通路)和controller(控制器)组成。 a)数据通路由如下module组成:PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组,也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。 b)IM:容量为1KB(8bit×1024)。 c)DM:容量为1KB(8bit×1024),采用小端序方式存取数据。 4.Figure1为供你参考的数据通路架构图。 a)我们不确保Figure1是完全正确的;我们也不确保Figure1能够满足MIPS-Lite1。 鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明