Verilog实现的直方图均衡,RGB24为输入的灰度像素，HistEqualize_Out为输出的像素

在FPGA中用verilog实现开方运算

可以实现计数和偶数分频，简单实用的小技术，还可以实现任意整数带小数分频

使用Verilog实现在一个7段数码管上显示一个四位数

Spartan-3E实验板基于Verilog实现旋转按钮控制八个LED灯移动方向.

曼切斯特编解码器verilog实现

Verilog 实现MSK调制器，包括各个子模块的代码

基于Nexys4DDR开发板，使用verilog实现步进电机脉冲分配器（三相六拍），可以用作课设！货真价实！

通信收发信机的Verilog实现与仿真，需要的下载参考学习

CNN - FPGA 项目由来   毕业设计，为了蹭热点，选了几个和人工智能相关的课题，本意是希望通过毕业设计让自己了解一下机器学习，比如CNN一类的。很不幸，被体系结构实验室的老师抢走了。于是就面临了这个偏硬件的课题，用FPGA加速人工智能算法。   毕竟只是本科毕业设计，这个课题在我手里就变成了用FPGA加速CNN，本来的目的还是要完成，在大致了解了CNN之后，还是在极不情愿中做完了这个项目。   项目本质很简单，使用Verilog实现了一些CNN的模块。几乎没有多少实用价值。 另外，和大多数FPGA加速CNN的项目一样，本项目只能运行推断，不能学习，所以没有后向传播这不怪我，Xilinx自己都已经放弃治疗了。 使用   模块设计上参照了tensorflow。因为使用了全并行的设计，所以没有引入时序，也没有做流水线我不信哪块FPGA板子的部件延迟会大过总线周期，所以在资源占用上很不合理