矿渣4205 4203的点灯范例
2021-02-26 14:01:15 22.35MB fpga/cpld
1
ise中综合的各个参数的介绍以及配置的说明
2021-02-23 12:02:34 457KB 编译器 fpga/cpld
1
xilinx pcie phy 设计介绍
2021-02-19 09:05:36 1.31MB pci-e xilinx fpga/cpld
Xilinx Design Constraints(XDC)文件的UltraEdit高亮文件,自己写的,效果可以,语法高亮方面基本上囊括了所有关键字(截至2020.12),但是csdn无法发截图,无法给大家发效果图,有需要的朋友欢迎下载哈(*^_^*),建议采用Ultraedit15及以上版本,15以下版本也可以用,但颜色效果可能会差一点点。
2021-02-17 18:05:40 3KB vivado xilinx fpga/cpld
多年积累的fpga cpld verilog vhdl硬件逻辑设计学习资料, 源码,技术文档,论文资料合集770MB
基于ZYNQ-7000系列FPGA的HDMI控制驱动显示代码
2021-02-11 13:03:08 85KB fpga fpga/cpld ZYNQ-7000
1
软件无线电课程和一些FPGA设计思想
2021-02-08 09:04:47 22.06MB fpga/cpld
1
接口为RGMII,测试器件为DE2-115开发板
2021-02-08 09:04:46 7.17MB fpga/cpld 以太网 verilog
1
用于安装FPGA开发的Synplify,其综合速度优于vivado和quartus自带的综合器,可以大大加速FPGA开发速度
2021-02-05 20:03:39 927KB fpga/cpld
1
基于sparant6系列FPGA的小项目设计(4)——代码文件
2021-02-02 00:07:02 6KB fpga fpga/cpld
1