数字系统设计简易电子琴设计实验报告与相关电路图代码全
2021-08-24 18:57:34 907KB 数字系统设计
1
学长用心收集,同学们要好好利用哦!有老师的复习题、也有难一些的考研题。只不过近年的没有,因为老师们捂得太严了不给同学们看qaq
2021-08-21 15:09:35 10.8MB 数字逻辑 数电 试题 考研
1
Verilog_数字系统设计课程思考题答案,很有用
2021-08-12 09:46:01 877KB Verilog 数字系统设计 思考题 答案
1
Verilog数字系统设计教程 第3版 ,里面有目录,需要的积分少,可以供大家下载
2021-08-11 23:01:41 103.94MB verilog
1
Verilog数字系统设计教程
2021-08-10 14:02:32 6.81MB Verilog数字系统设计教程
1
夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序.rar 上册例题 下册例题 ppt课件.rar
2021-08-10 12:22:50 544KB 夏宇闻 verilog
1
Verilog经典教程,使用Verilog HDL语言进行数字系统开发
2021-08-10 09:14:59 1.73MB Verilog
1
东南大学自动化学院,数字系统课程设计,完整报告+代码,97分。 EEEC-020A计算机组成/ISP实验系统 软件环境:Quartus II 9.0 硬件环境:实验箱型号为EEEC-020A,芯片为EP1C6Q240C8 设计系统描述和设计要求: 主干道与乡村公路十字交叉路口在现代化的农村星罗棋布,为确保车辆安全、迅速地通过,在交叉路口的每个入口处设置了红、绿、黄三色信号灯。红灯禁止通行;绿灯允许通行;黄灯亮则给行驶中的车辆有时间行驶到禁行线之外。主干道和乡村公路都安装了传感器,检测车辆通行情况,用于主干道的优先权控制。 设计要求: 1.当乡村公路无车时,始终保持乡村公路红灯亮,主干道绿灯亮。 2.当乡村公路有车时,而主干道通车时间已经超过它的最短通车时间时,禁止主干道通行,让乡村公路通行。主干道最短通车时间为25s。 3.当乡村公路和主干道都有车时,按主干道通车25s,乡村公路通车16s交替进行。 4.不论主干道情况如何,乡村公路通车最长时间为16s。 5.在每次由绿灯亮变成红灯亮的转换过程中间,要亮5s时间的黄灯作为过渡。 6.用开关代替传感器作为检测车辆是否到来的信号。用红、绿、黄三种颜色的发光二极管作交通灯。 7.数码管倒计时显示。
2021-08-08 17:04:56 3.42MB verilog fpga 东南大学
浙大数字系统设计补充讲义,浙大考研必备黄皮书,数字系统设计课程补充教材
2021-08-06 23:10:13 5.75MB 数字系统设计 状态机
1
最好的verilog教材。不容错过。
2021-08-05 10:41:22 6.98MB Verilog
1