搜索【基于Verilog】的结果

基于verilog的摄像头设计

利用FPGA驱动ov7670，将采集到的视频流存放到SDRAM中，通过VGA进行读取显示，显示分辨率640*480(60hz),经过下板验证，采集图像清晰流畅，达到了基本要求。该工程所有代码全部独立完成。此设计是基于EP4C10F17C8开发板，可直接下板使用。其他开发板只需略做修改就可使用。

2019-12-25 11:10:46 54.33MB FPG 摄像

1

基于verilog语言和vivado实现的ad9613数字采集工程

工程中包含有源代码、约束。运行平台时vivado2014。基于verilog语言和vivado实现的ad9613数字采集工程。

2019-12-24 03:03:10 776KB FPGA vivado verilo ADC

1

基于verilog的交通灯程序

基于verilog的交通灯程序,课程设计的时候绝对可以用得到。

2019-12-21 22:26:35 24KB 基于verilog的交通灯程序

1

基于verilog hdl 的波形发生器

基于verilog hdl 的波形发生器，modelsim 仿真，硬件描述语言期末大作业，含工程文件及报告

2019-12-21 22:26:34 294KB verilog hdl modelsim 波形

1

基于Verilog的SPI总线写数据

该代码是基于Verilog对AD5664进行写数据，采用SPI总线方式对AD5664进行写数据。文件包含完整的工程，以及仿真。可直接使用。

2019-12-21 22:22:53 106KB 3总线 Verilog SPI AD5664

1

基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。

2019-12-21 22:20:52 122KB 基于Verilog HDL设计的多功能数字钟

1

基于Verilog的电话计费器的解决方案设计

基于Verilog的电话计费器的解决方案设计如题华中科技大学远程与继续教育学院《Verilog与数字电子技术》实验报告基于DE2实验板

2019-12-21 22:20:21 1.56MB Verilog 电话计费器 解决方案 DE2

1

基于Verilog的FPGA 数字跑表

支持一小时正数倒数计时，具有蜂鸣器秒响功能，暂停开始功能等

2019-12-21 22:16:34 787KB FPGE verilog

1

基于Verilog的ad7606的8通道并行同步采样，20K采样率（可调)，modelsim仿真通过,包含仿真结果图

2019-12-21 22:15:35 8.24MB ad7606 Verilog 仿真

1

基于verilog的8位移位寄存器

此书详细的讲解了此项技术的原理及其要点，对于一个初学者来说是一个很不错的选择

2019-12-21 22:01:24 138KB verilog

1