基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
文件下载
评论信息
-
-
-
applegfbf :讲解的很详细就是资料不是很准确2013-05-14 -
-
lilong0522 :可以使用，直接当作业都行2013-02-27
-
-
yangxiujie126 :讲解很详细，如获至宝！希望初学者都来关注！2012-11-26
-
其他资源
- unity 弧形UI 圆形slider 圆形滑动条
- C# .NET Web API 完整 Demo
- Win8.1远程桌面多用户登录补丁
- python爬虫爬取知网标题和摘要
- 自适应粒子群优化算法及其应用
- 智能家居阿里云服务器后台源码
- Matlab-Wifi仿真例子
- 基于离轴显微干涉术的单幅干涉图相位求解
- 静态阴影去除
- jmeter之以openfire为例介绍xmpp协议测试-附件资源
- lua-libcidr-ffi：LuaJIT FFI绑定到libcidr。 提供针对IPv4和IPv6的CIDR计算-源码
- jdk14
- 东南大学计算机系软件工程考试资料
- Sam机架精简版带效果
- trafficsign_video
- 《中国银联联网联合技术规范V2.1》（2016）
- 啊D注入工具 V2.32 暗组破解版
- 高光谱图像处理
- ECStore 2.3.8 完全开源版（亲自折腾成功版本）
- 基于89C51单片机的智能超声波流量检测系统的研制.PDF
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明