TMS320C54x做的一个fir滤波器。
通过函数产生输入，可以看滤波效果.
2021-10-07 12:05:06
863KB
1
数字FIR滤波器的MATLAB设计和仿真论文-数字FIR滤波器的MATLAB设计和仿真.rar
坚持一天一贴，努力振兴论坛！
数字FIR滤波器的MATLAB设计和仿真
钱不富裕的，可以留邮箱。如果留了没收到，可以催一催。
未命名.JPG
2021-10-07 11:45:07
582KB
1
这是基于FPGA的用Verilog编写的16阶分布式算法实现的FIR滤波器，很好用分布式算法应用到FIR滤波器的设计。
2021-09-28 22:23:30
210KB
1
FIR数字滤波器的实现方法很多，而现代数字通信对实时性的需求决定其需要很高的数据吞吐率和处理速度。文章探求高速全并行FIR的FPGA实现方法，并以8输入15阶FIR滤波器为示例，在直接型FIR的基础上改进得到全并行FIR结构，采用Verilog硬件描述语言完成设计，仿真结果与MATLAB软件测试结果一致。在此基础上，提出两种改进措施，并进行综合、布局布线，对比所占资源，结果分布式FIR为硬件实现的最佳选择。
2021-09-21 20:24:33
1.34MB
1
（本人 小论文 代码，通过验证）
本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能，采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distri
2021-09-21 20:16:27
6KB
1
FPGA实现 fir滤波器VHDL源码，本人在altera 芯片验证过（20Mhz时钟），方法笨重，但是处理速度和时钟同步，有意向作者方面研究的可以邮箱（fpga_dsp@qq.com）联系，别忘了注明本人信息，本人在fpga方面有许多信号处理及通信方面的成果，也有不少经验
2021-09-12 17:28:06
5KB
1